《数字隔离技术》由会员分享，可在线阅读，更多相关《数字隔离技术（28页珍藏版）》请在金锄头文库上搜索。
1、,数字隔离技术与电平转换 Digital Isolation Technology and Electrical Level Shift,讲授人： 江文亮 080312010024 2014.20.27,主要内容,数字隔离技术概述,数字隔离技术分类,数字隔离实例,4,1,2,3,测试与结果,4,5,电平转换技术,电平标准介绍,一、数字隔离技术概述,数字隔离技术概述,4,5,数字隔离技术常用于工业网络环境的现场总线、军用电子系统和航空航天电子设备中，尤其是一些应用环境比较恶劣的场合。数字隔离电路主要用于数字信号和开关量信号的传输。使用隔离电路的一个首要原因是为了消除噪声。另一个重要原因是保护器件
2、(或人)免受高电压的危害。,电磁兼容性（EMC）：设备或者系统在其电磁环境中能正常工作且不对该环境中的任何事物构成不能承受的电磁干扰的能力。,二、数字隔离技术分类,数字隔离技术概述,数字隔离电路主要分为（按生产工艺、电气结构和传输原理划分）： 光电隔离器（光耦） 电感式隔离器（磁耦，数字隔离器） 电容隔离器（数字隔离器）,测试与结果,4,5,电平转换技术,光耦,数字隔离技术概述,数字隔离技术分类,测试与结果,4,5,小结,电平转换技术,TLP521：低速光耦，最大传输速率约200KHZ。采用砷化镓发光二极管发出红外光，当光敏二极管受到光线照射时导通，否则断开。,数字隔离技术概述,数字隔离技术分
3、类,4,5,6N136/6N137:高速光耦，6N136最大传输速率1MHZ,6N137最大传输速率10MHZ,数字隔离技术概述,4,5,光耦是一种传统隔离器，在各个领域有着广泛的运用，也是传统数字隔离的唯一合理选择。但是随着对数字隔离技术需求的发展，光耦的局限性逐渐显露：功耗极高（相比其他隔离技术），传输速率低（通常低于1MHZ），LED老化。虽然存在效率更高和传输更快的光耦，但是成本很高。,电感式隔离器,测试与结果,4,5,小结,电平转换技术,SI844X,数字隔离技术概述,4,5,4,5,ICOUPLER专利技术,数字隔离技术概述,4,5,优点：功耗低，比光耦低10-100倍 缺点：易受
4、外部磁场（噪声）的干扰,如果1ms左右没有检测到信号边缘，发送刷新脉冲信号给变压器来保证直流的正确性(直流校正功能)。如果输入为高电平，就产生两个连续的短脉冲作为刷新脉冲，如果输入为低电平，就产生单个短脉冲刷新。这对于上电状态和具有低数据速率的输入波形或恒定的直流输入是很重要的。为了补充驱动器端的刷新电路，在接收器端采用了一个监视定时器来保证在没有检测到刷新脉冲时，输出处于一种故障安全状态。,数字隔离技术概述,4,5,电容式隔离器,4,5,电容式隔离器,数字隔离技术概述,4,5,电容式隔离器,采用差分信号传输的优点是可以抑制接收器的共模噪声。共模抑制与耦合介质（对噪声呈现高阻，对高频信号呈现低
5、阻）共同实现了瞬态干扰能力 通过电路分析可以得知，100KHZ以下的噪声将会被滤除，这是采用高频信号经电容隔离传输的好处。 具有很强的抗电磁干扰能力（依靠电场的变化进行传播）和瞬变电压的能力。 电容式隔离器在体积、能量转换和抗磁场干扰方面体现出很强的优势。,数字隔离技术概述,4,5,各类数字隔离器件对比,数字隔离技术概述,4,5,数字隔离的实际应用,4,5,电平标准介绍,1、TTL（Transistor-Transistor Logic） 5V Vcc：5V；VOH=2.4V；VOL=2V；VIL=2.4V；VOL=2.0V；VIL=2.0V；VOL=1.7V；VIL=4.45V；VOL=3.
6、5V；VIL=3.2V；VOL=2.0V；VIL=2V；VOL=1.7V；VIL=0.7V,4,5,电平标准介绍,从上面可以看出: 1)在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻 2) 3.3VCMOS可以直接驱动5V的TTL电路 3) 74系列简介：74系列可以说是我们平时接触的最多的芯片，74系列中分为
7、很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT这三种，这三种系列在电平方面的区别如下：74LS：TTL电平，74HC：COMS电平，74HCT：TTL电平和COMS电平,4,5,电平标准介绍,1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。 CMOS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。 CMOS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。 3）CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，
8、接到地或者电源上。 4）COMS电路的锁定效应： COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。,4,5,电平标准介绍,在设计高速数字系统时，传统电平标准已经不适用如此高的传输速率，通常在解决芯片间的高速通信时，用到三种电平标准：PECL（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML（Current Mode Logic）,4,5,电平标准介绍PECL,VCC可以
9、是3.3V或5V,4,5,电平转换方法介绍,(1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压 (3.3V5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V5V 电平转换。 这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合）而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VH
10、CT/AHCT1G/VHCT1G/.) 系列 (那个字母 T 就表示 TTL 兼容)。,4,5,电平转换方法介绍,(4) 超限输入降压法 (5V3.3V, 3.3V1.8V, .) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的“超限”是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明“输入电压范围为05.5V”，如果采用 3.3V 供电，就可以实现 5V3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用
11、作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的，约￥45/片，因此若非必要，最好用前两个方案。,4,5,电平转换方法介绍,(6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 (8) 比较器法 一般不会使用，但的确是一种方法。,数字隔离技术概述,数字隔离技术分类,测试与结果,4,5,小结,电平转换技术,利用6N137的OC输出特性做5-3.3V电平转换,4,5,电平转换的连接方法,4,5,开关量检测,4,5,谢谢！,
