《msi组合逻辑电路设计》由会员分享，可在线阅读，更多相关《msi组合逻辑电路设计（15页珍藏版）》请在金锄头文库上搜索。
1、欢迎来到电子技术实验室,实验五：MSI组合逻辑电路设计,必做内容1,必做内容2,选做内容1,选做内容2,必做内容1,74LS138管脚图和74LS20 及74151管脚图,74LS138,74LS20,74151管脚图,必做内容1：用74LS138译码器附加门电路实现一位全加器,解：,(1)分析设计要求，列出真值表,设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。,列出全加器的真值表如下：,(3)选择译码器,选用 3 线 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根据真值表写
2、函数式,(4)根据译码器的输出有效电平确定需用的门电路,(5)画连线图,用74LS138译码器附加门电路实现一位全加器,必做内容2：数据范围指示器的设计,1,设A、B 、 C 、 D是4位二进制数，可用来表示16个十进制数X。设计一个组合逻辑电路，使之能区分下列三种情况： 0 X 4； 5X 9 ； 10 X 15 要求用数据选择器和译码器两种方法实现。,用两片74LS138接成4线-16线译码器，并附加六输入的与非门实现。,用3片74LS151并附加1个非门电路实现,用2片74LS138和3个六输入与非门实现,用2片74LS138和3个六输入与非门实现,分离出变量D，令A2=A，A1=B，A
3、0=C 并与74LS151输出表达式比较得：,对于F1，有,D0=1，D1=1，D2=/D，D3=D4=D5=D6=D7=0,对于F2，有,D3=1，D4=1，D2=D，D0=D1=D5=D6=D7=0,用3片数据选择器74LS151实现和一片74LS00实现,对于F3，有,D0=D1=D2=D3=D4=0 ，D5=D6=D7=1,用3片数据选择器74LS151实现和一片74LS00实现,实验报告要求： 1、认真整理实验数据，并列出表格或画出曲线； 2、分析实验测量数据与理论数据误差； 3、写出本次实验电路小结； 4、认真总结本次实验的心得体会和意见， 以及改进实验的建议。,Thank You !,
