《第6章组合逻辑电路ppt课件》由会员分享，可在线阅读，更多相关《第6章组合逻辑电路ppt课件（95页珍藏版）》请在金锄头文库上搜索。
1、第 6 章组合逻辑电路第第6章章 组合逻辑电路组合逻辑电路第第 1 节节 数字电路概述数字电路概述第第 2 节节 根本逻辑和逻辑门根本逻辑和逻辑门第第 3 节节 逻辑代数逻辑代数第第 4 节节 TTL集成门电路集成门电路第第 5 节节 MOS集成门电路集成门电路第第 6 节节 组合逻辑电路的分析和设计组合逻辑电路的分析和设计第第 7 节节 常用集成组合逻辑电路常用集成组合逻辑电路第第 8 节节 组合逻辑集成电路运用实践组合逻辑集成电路运用实践问题问题第6章 重点各种逻辑门(与门、或门、非门、与非门、或非门、与或非门、异或门、传输门、三态门等的逻辑符号、逻辑表达式和真值表组合逻辑电路的分析与设计
2、方法编码器、译码器TTL电路、MOS电路的特点t锯齿波信号锯齿波信号uu正弦波信号正弦波信号tut方波信号方波信号电电子子电电路路中中的的信信号号模拟信号模拟信号数字信号数字信号随时间延续变化随时间延续变化不延续变化不延续变化模拟电路数字电路第第1节节 数字电路概述数字电路概述数字电路组合逻辑电路时序逻辑电路电路的输出形状完全由电路的输出形状完全由当时的输入形状决议，当时的输入形状决议，与电路原来的形状无关，与电路原来的形状无关，没有记忆功能。没有记忆功能。电路的输出形状不仅与电路的输出形状不仅与当时的输入形状有关，当时的输入形状有关，而且还与电路原来的形而且还与电路原来的形状有关，具有记忆功
3、能。状有关，具有记忆功能。主要由触发器组成主要由门电路组成1、晶体管任务在开关形状；、晶体管任务在开关形状；2、对信号大小的要求减弱，抗干扰才干强；、对信号大小的要求减弱，抗干扰才干强；3、主要研讨输出与输入之间的逻辑关系，用、主要研讨输出与输入之间的逻辑关系，用逻辑代数方法，表达功能用真值表、逻辑表达逻辑代数方法，表达功能用真值表、逻辑表达式、波形图。式、波形图。二、二进制数二、二进制数略略三、脉冲数字信号三、脉冲数字信号正脉冲正脉冲负脉冲负脉冲脉冲幅度脉冲幅度A脉冲前沿脉冲前沿脉冲后沿脉冲后沿脉冲宽度脉冲宽度tp脉冲周期脉冲周期T脉冲频率脉冲频率fAtrtf后沿后沿前沿前沿一、数字电路的特
4、点一、数字电路的特点模拟信号速度丈量例模拟信号速度丈量例脉冲信号速度丈量例脉冲信号速度丈量例四、举例四、举例0110正逻辑系统正逻辑系统负逻辑系统负逻辑系统门：即开关，条件满足，信号经过；条件不满足，信门：即开关，条件满足，信号经过；条件不满足，信 号不能经过。号不能经过。 ViVoKUccR只需能判别高只需能判别高低电平即可低电平即可10VLVH第第2节节 根本逻辑和逻辑门根本逻辑和逻辑门“与逻辑：一切条件满足，事件才发生。与逻辑：一切条件满足，事件才发生。开关：闭合为开关：闭合为1，翻开为，翻开为0。灯：亮为灯：亮为1，不亮为，不亮为0。逻辑表达式逻辑表达式F=ABC&ABCF逻辑符号逻辑
5、符号AFBC00001000010011000010101001101111真值表真值表有有0出出0，全，全1出出1有低出低，全高出高有低出低，全高出高电路电路EFABC一、与门电路一、与门电路“或逻辑：只需有条件满足，事件就发生。或逻辑：只需有条件满足，事件就发生。逻辑表达式逻辑表达式F =A+B+C有有1出出1，全，全0出出0有高出高，全低出低有高出高，全低出低电路电路AEFBC真值表真值表AFBC00001001010111010011101101111111逻辑符号逻辑符号 1ABCF二、或门电路二、或门电路“非逻辑：条件满足，事件不发生；非逻辑：条件满足，事件不发生；条件不满足，事件
6、发生。条件不满足，事件发生。有有1出出0，有，有0出出1有高出低，有低出高有高出低，有低出高取反取反逻辑符号逻辑符号AF1逻辑表达式逻辑表达式F=A电路电路AEF真值表真值表AF0110三、非门电路三、非门电路“与、与、“或、或、“非是三种根本的逻辑关系，任何其它的非是三种根本的逻辑关系，任何其它的逻辑关系都可以以它们为根底表示。逻辑关系都可以以它们为根底表示。与非门与非门F=ABC有有0出出1，全，全1出出0 。两步。两步或非门或非门F=A+B+C有有1出出0，全，全0出出1。 四、复合门电路四、复合门电路ABCDF& 1与或非门与或非门F=AB+CD真值表？真值表？F=1，A、B、C、D=
7、？异或门异或门F=AB=1ABFABF000011101110ABF001010100111同或门同或门=1ABFF=AB 与门、或门、与非门、或非门、与门、或门、与非门、或非门、异或门、同或门的输入异或门、同或门的输入A A、B B的波形的波形如下图，输出分别为如下图，输出分别为F1F1、F2F2、F3F3、F4F4、F5F5、F6F6。根据输入。根据输入A A、B B的波形，的波形，画出各输出端的波形。画出各输出端的波形。 解：解： 根据它们的逻辑关系，可根据它们的逻辑关系，可画出波形图如下图。画出波形图如下图。 留意！留意！作图时要用尺画作图时要用尺画并对齐。并对齐。例：例：1、什么是模
8、拟电路？什么是数字电路？、什么是模拟电路？什么是数字电路？2、什么是组合逻辑电路？什么是时序逻辑电路？、什么是组合逻辑电路？什么是时序逻辑电路？3、什么是正逻辑？什么是负逻辑？、什么是正逻辑？什么是负逻辑？4、什么是与逻辑？什么是或逻辑？、什么是与逻辑？什么是或逻辑？5、什么是异或门、同或门、三态门、传输门？、什么是异或门、同或门、三态门、传输门？习题：习题：P328 6.9.7 ;6.9.9思索题思索题0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=110 = =01= =一根本运算规那么一根本运算规那么A+0=AA+1=1A 0 =0 A=0A 1= 1 A =A常量
9、与常量常量与常量常量与变量常量与变量第第 3 节节 逻辑代数逻辑代数二根本代数规律二根本代数规律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代数不适数不适用用!三吸收规那么三吸收规那么1.原变量的吸收：原变量的吸收：A+AB=A证明：证明：A+AB=A(1+B)=A1=A利用运算规那么可以对逻辑式进展化简。利用运算规那么可以对逻辑式进展化简。例如：例如：被吸收被吸收2.反变量的吸收：反变量的吸收：证明：证明：例如：例如：被吸收被吸
10、收根据加法对乘法的分配率根据加法对乘法的分配率证明：证明：例如：例如：1吸收吸收3.混合变量的吸收：混合变量的吸收：可以用列真值表的方法证明：可以用列真值表的方法证明：4. 反演定律：反演定律：二极管与门二极管与门FD1D2AB+12VFD1D2AB-12V二极管或门二极管或门第第4节节 TTL集成逻辑门集成逻辑门R1DR2AF+12V +3V三极管非门三极管非门嵌位二极管嵌位二极管R1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门1、体积大、任务不可靠。、体积大、任务不可靠。2、需求不同电源。、需求不同电源。3、各种门的输入、输出电平、各种门的
11、输入、输出电平不匹配。不匹配。与分别元件电路相比，集成电路具有体积小、与分别元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的构造，可配，所以早已广泛采用。根据电路内部的构造，可分为分为DTL、TTL、HTL、MOS管集成门电路。管集成门电路。一、一、TTL与非门与非门速度、带负载才干速度、带负载才干+5VFR4R2R13kV2R5R3V3V4V1V5b1c1ABC1、任一输入为低电平、任一输入为低电平0.3V时时“01V缺乏以让缺乏以让V2、V5导通导通三个三个PN结结导通需导通需2.
12、1V+5VFR4R2R13kR5V3V4V1b1c1ABC1、任一输入为低电平、任一输入为低电平0.3V时时“01Vuouo=5-uR2-ube3-ube4 3.4V高电平！高电平！忽略忽略IB+5VFR4R2R13k0.3R5R3V3V4V1V5b1c1ABC2、输入全为高电平、输入全为高电平3.4V时时“1全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止0.7VV22、输入全为高电平、输入全为高电平3.4V时时+5VFR2R13kV2R3V1V5b1c1ABC全反偏全反偏“1饱和饱和uF=0.3V此电路此电路电压传输特性电压传输特性主要参数主要参数测试电路测试电路&+5V
13、uiu01、输出高电平、输出高电平UOH 典型值为典型值为3.5V，产品规范值，产品规范值UOH 2.4V2、输出低电平、输出低电平UOL典型值为典型值为0.35V，产品规范值，产品规范值UOL 0.8V3、关门电平、关门电平Uoff低电平上限值，反映抗正向干扰才干。低电平上限值，反映抗正向干扰才干。 Uoff 0.8V4、开门电平、开门电平Uon高电平下限值，反映抗负向干扰才干。高电平下限值，反映抗负向干扰才干。 Uon 1.8V5、扇出系数、扇出系数N带同类带同类IC的数量，的数量，N 8 &？6、平均传输时间、平均传输时间tuiotuootpd1tpd250%50%tpd 40nS+5V
14、R4R2R5T3T4R1T1+5V前级输出为前级输出为 高电平常高电平常前级前级后级后级反偏反偏流出前级流出前级电流电流IOH拉电流拉电流输入输出负载特性输入输出负载特性1、前后级之间电流的联络、前后级之间电流的联络前级输出为前级输出为 低电平常低电平常+5VR2R13kT2R3T1T5b1c1R1T1+5V前级前级后级后级流入前级的电流入前级的电流流IOL 约约 1.4mA (灌电流灌电流)2、输入端接一电阻、输入端接一电阻R接地接地Rui“1,“0？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1R较小时较小时uiUT T2不导通，输出高电平。不导通，输出高电平。Rui+5VF
15、R4R2R13kT2R5R3T3T4T1T5b1c1R增大增大Ruiui=UT时，输出低电平。时，输出低电平。R临界临界=1.45K Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c11、悬空的输入端相当于接高电平。、悬空的输入端相当于接高电平。2、为了防止干扰，可将悬空的输入、为了防止干扰，可将悬空的输入端接高电平。端接高电平。二、集电极开路的与非门二、集电极开路的与非门OC门门+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空集电极悬空&符号符号！运用时需求外接电阻，也可直接接负载线与功能线与功能输出端可相连输出端可相连&+UCCABCDEFY =ABCDEF&A
16、F符号符号功能表功能表低电平起作用低电平起作用三、三态门三、三态门&ABF高电平起作用高电平起作用&AFEA&AFEA&AFEA总线总线传输门传输门uiuoCCC=1C=0C=0C=1MOS集成门电路集成门电路PMOSNMOSCMOS型号系列型号系列CC4000B,MC14500CD4000工艺简单工艺简单速度高速度高功耗极小功耗极小,电源电源电压范围宽电压范围宽,能能与与TTL联接，联接，输出摆幅大，输出摆幅大，扰干扰才干强，扰干扰才干强，驱动才干强，驱动才干强，速度较快。速度较快。第第5节节 MOS集成门集成门NMOS管管PMOS管管CMOS电路电路UDDSV1DV2AF一、非门一、非门u
17、i=0截止截止ugs2= UCC导通导通u=“+UDDSV1DV2uiuo任务原理任务原理+UDDSV1DV2uiuoui=导通导通截止截止u=“任务原理：任务原理：F+UDDV1V2V3V4ABFAB+ UDDV1V2V3V4二、与非门、或非门二、与非门、或非门uiuoCC任务原理类似于互补对称功率放大电任务原理类似于互补对称功率放大电路。用两个管子来保证信号经过。路。用两个管子来保证信号经过。设开启电压为设开启电压为3V，ui在在010V间变间变化，当控制信号化，当控制信号C=10V时，时， ui在在7V以下以下V2导通，导通， ui在在310V范围内，范围内，V1导通。从而保证信号导通。
18、从而保证信号ui都能经过。都能经过。uouiCCV2V1三、传输门三、传输门(模拟电子开关模拟电子开关)+ UDDV1V2V3V41111V5FAE&AF四、三态门四、三态门思索题思索题1、TTL集成门电路有哪些参数？它们的含义是什么？集成门电路有哪些参数？它们的含义是什么？2、OC门可以运用两种电压？门可以运用两种电压？3、什么叫三态门？有何用途？、什么叫三态门？有何用途？4、用传输门能够构成三态门吗？、用传输门能够构成三态门吗？习题：习题：P328 6.9.11 6.9.15一、逻辑电路分析一、逻辑电路分析知电路知电路 构造构造找出输入输出之找出输入输出之间的逻辑关系间的逻辑关系 1、由前
19、至后逐级写出各个逻辑门的逻辑关系表达式。、由前至后逐级写出各个逻辑门的逻辑关系表达式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进展化简。、用逻辑代数或卡诺图对逻辑代数进展化简。3、列出输入输出形状真值表。、列出输入输出形状真值表。4、分析和归纳逻辑功能，得出结论。、分析和归纳逻辑功能，得出结论。第第6节节 组合逻辑电路的分析和设计组合逻辑电路的分析和设计分析以下图的逻辑功能。分析以下图的逻辑功能。 &ABF真值表真值表一样为一样为“1不同为不同为“0同或门同或门=1例例1：分析以下图的逻辑功能。分析以下图的逻辑功能。 &ABFABF000011101110真值表真值表一样为一样为“
20、0不同为不同为“1异或门异或门=1例例2：分析以下图的逻辑功能。分析以下图的逻辑功能。 &2&3&4AMB1F=101被封锁被封锁11例例3：&2&3&4AMB1F=010被封锁被封锁1多路选择器二选一多路选择器二选一分析以下图的逻辑功能分析以下图的逻辑功能& 1ABF1F3F211直接列真值表直接列真值表F2F1F3例例4：A3B2A2A1B1A0B0B3B3 (AB)L AB A=B ABGNDA0B0B1A1A2B2A3UCC低位进位低位进位向高位位进位向高位位进位(AB)LAB A=B ABLABA=BABLABA=BABA1B1A0B0A3B3A2B2A=BL?010?74LS85
21、74LS85数据选择器数据选择器从一组数据中选择一路信号进展传输的电从一组数据中选择一路信号进展传输的电路，称为数据选择器。路，称为数据选择器。A0 A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。从从n个数据中选择一路传输，称为一位个数据中选择一路传输，称为一位数据选择器。从数据选择器。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制
22、信号四四二二选选一一选选择择器器 如下图是一个可用于保险柜等场所的密码锁控制电路。如下图是一个可用于保险柜等场所的密码锁控制电路。开锁的条件是：开锁的条件是：(1)要拨对密码；要拨对密码；(2)要将开锁控制开关要将开锁控制开关S闭合。假设以上两个条件都得到满足，开锁信号为闭合。假设以上两个条件都得到满足，开锁信号为0，报，报警信号为警信号为1，锁翻开而不发出报警信号。拨错密码那么开，锁翻开而不发出报警信号。拨错密码那么开锁信号为锁信号为1，报警信号为，报警信号为0，锁打不开而警铃报警。试分析，锁打不开而警铃报警。试分析该电路的密码是多少。该电路的密码是多少。11&1&(开锁信号开锁信号)(报警
23、信号报警信号)例例611&1&开锁信号开锁信号报警信号报警信号当当A=1 B=0 C=0 D=1时时, F1=0 密码密码:1001密码拨对时密码拨对时, F1=0 , F2=1 密码拨错时密码拨错时, F1=1 , F2=0 断开断开S时时, F1=1 , F2=1 密码锁电路不任务密码锁电路不任务义务义务要求要求最简单的最简单的逻辑电路逻辑电路1、确定输入输出变量，定义、确定输入输出变量，定义1和和0正逻辑正逻辑2、根据实践问题的逻辑含义，列出真值表。、根据实践问题的逻辑含义，列出真值表。设计步骤：设计步骤：3、求出逻辑代数表达式，并进展化简。、求出逻辑代数表达式，并进展化简。4、设计逻辑
24、电路与非门实现、设计逻辑电路与非门实现二、二、 设计逻辑电路设计逻辑电路例例1：设计三人表决电路：设计三人表决电路A、B、C。每人一个按键，假好像意。每人一个按键，假好像意那么按下，不赞同那么不按。结果用指示灯表示，多数赞同时指那么按下，不赞同那么不按。结果用指示灯表示，多数赞同时指示灯亮，否那么不亮。示灯亮，否那么不亮。解：解：1、首先指明逻辑符号取、首先指明逻辑符号取“0、“1的含义。的含义。输入：赞同为输入：赞同为1，不赞同为，不赞同为0；输出：经过是；输出：经过是1，否那么是，否那么是0。3、写出逻辑代数表达式并化简。、写出逻辑代数表达式并化简。方法之一：与或表达方式方法之一：与或表达
25、方式F=ABC+ABC+ABC+ABC +ABC+ABC(添加项=(A+A)BC+(B+B)AC+(C+C)ABF=BC+AC+ABF= BC+AC+AB = BC AC AB与非方式与非方式2、列真值表、列真值表卡诺图法4、根据逻辑表达式画出逻辑图。、根据逻辑表达式画出逻辑图。& 1&AB BCFF= BC AC AB&ABCF组合逻辑电路设计以芯片少组合逻辑电路设计以芯片少, ,种类少为优种类少为优二进制加法二进制加法:被加数被加数+加数加数+低位来的进位数低位来的进位数 =本位的和本位的和 + 向高位的进位向高位的进位半加器半加器:不思索从低位来的进位数不思索从低位来的进位数全加器全加器
26、:思索从低位来的进位数思索从低位来的进位数例例2 二进制加法器二进制加法器设计的普通步骤：设计的普通步骤：(1)根据逻辑功能列出真值表。根据逻辑功能列出真值表。输入信号：加数输入信号：加数 被加数被加数输出信号：本位的和输出信号：本位的和 向高位的进位数向高位的进位数(一一)半加器半加器机械机械进度进度(2)根据真值表写出逻辑表达式。根据真值表写出逻辑表达式。异或异或与与(3)根据逻辑表达式画出逻辑电路。根据逻辑表达式画出逻辑电路。=1&逻辑符号逻辑符号逻辑功能逻辑功能输入信号：加数输入信号：加数 被加数被加数 从低位来的进位从低位来的进位输出信号：本位的和输出信号：本位的和 向高位的进位数向
27、高位的进位数真值表真值表( (二二) )全加器全加器真值表真值表逻辑表达式逻辑表达式F=真值为真值为1各行的乘积项的逻辑和各行的乘积项的逻辑和 =真值为真值为0各行的乘积项的逻辑和各行的乘积项的逻辑和逻辑表达式逻辑表达式化简化简电路图电路图化简化简电路图电路图 1逻辑符号逻辑符号四位全加器逻辑图：四位全加器逻辑图：54LS283LMQB四位二进制加法器四位二进制加法器 带快速进位带快速进位封装方式：陶引载体封装方式：陶引载体1、分析逻辑电路的步骤是什么？、分析逻辑电路的步骤是什么？2、设计逻辑电路的步骤是什么？、设计逻辑电路的步骤是什么？习题：习题：P329 6.9.18 ；6.9.27(1)
28、、(2)思索题思索题编码：用代码表示各种对象或信号的过程。编码：用代码表示各种对象或信号的过程。编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。二进制编码器：将一系列信号形状编制成二进制代二进制编码器：将一系列信号形状编制成二进制代码。码。N位二进制代码有位二进制代码有2n种不同的组合，可以表示种不同的组合，可以表示2n个个信号。信号。 设计编码器的过程与设计普通的组合逻辑电路一样，设计编码器的过程与设计普通的组合逻辑电路一样，首先要列出形状表，然后写出逻辑表达式并进展化简，首先要列出形状表，然后写出逻辑表达式并进展化简，最后画出逻辑图。最后画出逻辑图。一、编码器一、编码器第第
29、7节节 常用集成组合逻辑电路常用集成组合逻辑电路8-3译码器逻辑图译码器逻辑图编码表编码表例：八线例：八线-三线编码器三线编码器设八个输入端为设八个输入端为I0 I7，八种形状，八种形状，与之对应的输出设为与之对应的输出设为F1、F2、F3，共三位二进制数。共三位二进制数。1、 二进制编码器二进制编码器输入端：十个按键输入端：十个按键 A0A9输出端：输出端： F1F4编码器真值表编码器真值表 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9F4 F3 F2 F1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1
30、0 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 12.二二-十进制编码器十进制编码器:十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&F4&F3&F2&F1I0 I1 I2 I3 I4 I5 I6
31、 I7 I8 I91K 10S001S12S23S34S45S56S67S78S89S9 当有两个或两个以上的信号同时输入编码电路，当有两个或两个以上的信号同时输入编码电路，当有两个或两个以上的信号同时输入编码电路，当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进展编码。电路只能对其中一个优先级别高的信号进展编码。电路只能对其中一个优先级别高的信号进展编码。电路只能对其中一个优先级别高的信号进展编码。 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的
32、信号进展编码，而对其它优先级优先级别高的信号进展编码，而对其它优先级优先级别高的信号进展编码，而对其它优先级优先级别高的信号进展编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。3. 3. 优先编码器优先编码器优先编码器优先编码器CT74LS4147 CT74LS4147 编码器功能表编码器功能表编码器功能表编码器功能表I9I9Y0Y0I8I8 I7I7 I6I6 I5I5 I4I4 I3I3 I2I2 I1I1Y1Y1Y2Y2Y3Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输输
33、输 入入入入 ( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出(8421(8421反码反码反码反码) )0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 0 0 1 0 0 01 1 1 0 1 1 1 0 1 0 0 1 1 0 0 11 1 1 1 0 1 1 1 1 0 1 0 1 0 1 0 1 01 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 11 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 0 01 1 1 1 1 1 1 0 1
34、1 1 1 1 1 1 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 0 1 1 1 01 1 1 1 1 1 1 1 0 1 1 1 0例例:CT74LS147:CT74LS147集成优先编码器集成优先编码器(10(10线线-4-4线线) )T4147T4147T4147T4147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147集成优先编码器集成优先编码器(8(8线线-3-3线线) )16 15 14 13 12 11 10 91 2 3 4 5 6 7 874L
35、S148为选通输入端，低电平有效为选通输入端，低电平有效为选通输入端，低电平有效为选通输入端，低电平有效编码器任务编码器任务编码器任务编码器任务输出均被锁定在高电平输出均被锁定在高电平输出均被锁定在高电平输出均被锁定在高电平集成优先编码器集成优先编码器(8(8线线-3-3线线) )为选通输出端，只需当一切的编码输入都为为选通输出端，只需当一切的编码输入都为为选通输出端，只需当一切的编码输入都为为选通输出端，只需当一切的编码输入都为高电平，且高电平，且高电平，且高电平，且 =0 =0 =0 =0时，时，时，时， ，表示无编码，表示无编码，表示无编码，表示无编码信号输入，级连时可以扩展优先编码功能
36、。信号输入，级连时可以扩展优先编码功能。信号输入，级连时可以扩展优先编码功能。信号输入，级连时可以扩展优先编码功能。为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输出端，级连时可作输出位的扩展端为优先扩展输出端，级连时可作输出位的扩展端只需有任何一个编码输入，且只需有任何一个编码输入，且只需有任何一个编码输入，且只需有任何一个编码输入，且 =0 =0 =0 =0时，时，时，时， 表示有编码信号输入表示有编码信号输入表示有编码信号输入表示有编码信号输入用二片用二片148148接成接成1616线线-4-4线优先编码器线优先编码器74LS148174L
37、S1482&Y3Y3Y2Y2Y1Y1Y0Y02 2有编有编有编有编码为码为码为码为0 0，无，无，无，无编码时为编码时为编码时为编码时为1 10 01 11 11 10 01 11 10 0 将具有特定含义的二进制代码变换成一定的输出信号，将具有特定含义的二进制代码变换成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。实现译码以表示二进制代码的原意，这一过程称为译码。实现译码功能的组合电路为译码器。功能的组合电路为译码器。(一一)二进制译码器二进制译码器n位的二进制数位的二进制数n个逻辑变量个逻辑变量2n个输出形状个输出形状n个输入线个输入线2n个输出线个输出线译译码码器器二、二、
38、译码器和数字显示译码器和数字显示n=2 的译码器：的译码器：输入端：输入端：A1、A2输出端：输出端：F1、F2使能端：使能端：E 真值表：真值表：逻辑表达式：逻辑表达式：&11111译码器电路：译码器电路： 国产数字集成电路产品中有国产数字集成电路产品中有2线线-4线、线、3线线-8线、线、 4线线-16线等二进制译码器。线等二进制译码器。(1)数码显示器数码显示器 简称简称 。常用的有辉光数码管、荧光数码管、。常用的有辉光数码管、荧光数码管、液晶显示器以及发光二极管液晶显示器以及发光二极管(LED)LED显示器：显示器：数码管数码管(二二)显示译码器显示译码器(2)显示译码器显示译码器 输
39、输 入入 输输 出出 显示显示 数码数码 A4 A3 A2 A1 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9显示显示译码器译码器abcd
40、efgA4 A3 A2 A1 LED显示器显示器一、电平转换电路一、电平转换电路OC门怎样与门怎样与CMOS电路接口？电路接口？RCRBTTLCMOS+UCC+UDDABFOC门输出为低电平常门输出为低电平常ULH0.8V, CMOS要求要求 3V；OC门输出为高电平常门输出为高电平常UHL 2.4V CMOS要求要求 7V，故采用，故采用上拉电阻的方法。上拉电阻的方法。第第8节节 组合逻辑集成电路运用实践问题组合逻辑集成电路运用实践问题RLRBTTL或或CMOS+UCC+UCCABTTL或或CMOS+UDDAB111FcbeT1T2ibic问题：问题：CMOS低电平常的输出电流小低电平常的输出电流小方法方法1： CMOS2： 缓冲器缓冲器3： 公用电平转换接口。公用电平转换接口。二、二、 扩展带负载才干扩展带负载才干原那么：不能改动逻辑功能原那么：不能改动逻辑功能四、组合电路的竞争冒险四、组合电路的竞争冒险缘由：门电路有延迟时间p326三、多余管脚的处置三、多余管脚的处置思索题思索题1、分析逻辑电路的步骤是什么？、分析逻辑电路的步骤是什么？2、设计逻辑电路的步骤是什么？、设计逻辑电路的步骤是什么？习题：习题：P331 6.9.25 6.9.26 6.9.31参考：上海交大20章 大连理工大学11章
