寄存器和移位寄存器课件

《寄存器和移位寄存器课件》由会员分享，可在线阅读，更多相关《寄存器和移位寄存器课件（116页珍藏版）》请在金锄头文库上搜索。

1、电子技术电子技术 第五章第五章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分第十九讲第十九讲 寄存器和移位寄存器寄存器和移位寄存器1课题：课题：寄存器和移位寄存器寄存器和移位寄存器课时：课时：重点：重点：双向移位寄存器及其应用双向移位寄存器及其应用难点：难点：常用时序逻辑器件的分析及功能描述方法常用时序逻辑器件的分析及功能描述方法教学目标：教学目标：使同学掌握移位寄存器的功能及应用；使同学掌握移位寄存器的功能及应用； 了解环形计数器、扭环形计数器的构了解环形计数器、扭环形计数器的构 成规律成规律教学过程：教学过程：一、寄存器一、寄存器 二、移位寄存器二、移位寄存器 三、双向移位寄存器三、双

2、向移位寄存器74LS194 例例1 例例2 例例32时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求教学要求 ：1. 会使用移位寄存器组件会使用移位寄存器组件 ；2. 会分析和设计计数器电路。会分析和设计计数器电路。*常用时序逻辑电路常用时序逻辑电路35.3 寄存器和移位寄存器寄存器和移位寄存器 一、一、 数码寄存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP )寄存器是计算机的主要部件之一，它用来寄存器是计算机的主要部件之一，它用来暂时存放数据或

3、指令。暂时存放数据或指令。四位数码寄存器四位数码寄存器A3A2A1A0A0A1A2A34低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器 ：三态输出：三态输出共输出控制共输出控制共时钟共时钟1 2 3 45 6 7109814 13 12 111516171819201Q 1D 2D 2Q 3Q 3D 4D 4Q GND输出输出控制控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 45二、二、 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲的作用下，向左或向右移动一位。在每个移位脉冲的作用下，

4、向左或向右移动一位。根据移位方向根据移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)6根据移位数据的根据移位数据的输输入输出方式入输出方式，又，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：7SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移位

5、脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移寄存器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 1011在存数脉冲作用下，在存数脉冲作用下， Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重点下面将重点讨论蓝颜色讨论蓝颜色电路电路移位移位寄存器寄存器的工的工作原理。作原理。QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32108D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101 0

6、 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP1101001100110000000000019四位串入四位串入 - 串出的左移寄存器：串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2四位串入四位串入 - 串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1双向移位寄存器的构成：双向移位寄存器的构成：只

7、要设置一个控制端只要设置一个控制端S，当当S0 时左移；而当时左移；而当S1时右移即可。集成组件时右移即可。集成组件 电路电路74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。QQ DQQ DQQ DQQ DCP串行串行输出输出3210串行串行输入输入LQDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串行串行输入输入R10用JK触发器构成的移位寄存器JK触发器构成触发器构成D触发器触发器114 4位双向移位寄存器位双向移位寄存器位双向移位寄存器位双向移位寄存器74LS194A74LS194A的逻辑图的逻辑图的逻辑图的逻辑图1213011110 00 11 01 1直接清

8、零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移动移动)并行输入并行输入 RDCPS1 S0功功 能能DSR右移串行输入右移串行输入DSL左移串行输入左移串行输入0Q1Q3D2D1D0D2Q3Q74LS194RDCPS0S1SRDSLDD0 D1 D2D3并行输入并行输入VCCQ0Q1Q2Q3S1S0CPQ0Q1Q2Q3CP S1S0RDDSLD3D2D1D0DSRCLRGND74LS19415161413121110912345678DSLD3D2D1D0DSR14156.2.3 寄存器应用举例寄存器应用举例例例1：数据传送方式变换电路数据传送方式变换电路

9、D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路1. 实现方法实现方法(1). 因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2). 用最高位用最高位QD2作为它的串行输出端。作为它的串行输出端。162. 具体电路具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)17寄存器各

10、输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入 ( S1S0=11)并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 (

11、S1S0=01)3.工作效果工作效果在电路中，在电路中，“右移输入右移输入”端接端接 5V。18例例2：试说明下图电路逻辑功能试说明下图电路逻辑功能,并指出并指出t4时刻输出时刻输出Y与输入与输入M、N的关系。的关系。2t1ttt1 t2 t3 t4t t1 t2 193.74LS1943.74LS194四位双向移位寄存器四位双向移位寄存器1）框图框图控制方式选择控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送数端右移送数端左移送数端左移送数端异步清零异步清零并行数据输入并行数据输入并行数据输出并行数据输出移位时钟移位时钟202）工作方式控制工作方式控制

12、S1 S0 RD CP 工作方式工作方式0 0 1 保持保持0 1 1 右移（右移（ DIL= ）1 0 1 左移（左移（ DIR= ）1 1 1 并行加载并行加载 0 异步清零异步清零213）功能功能这是一种功能较齐全的移位寄存器，具这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种有清零、左移、右移、并行加载、保持五种功能。功能。224）用用7419474194实现左移、右移及并行加载。实现左移、右移及并行加载。CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL数据数据011右移串出右移串出23CP Q0Q1Q3Q2D0D1D3D2DIRS1S0

13、74LS194DIL 数据数据101左移串出左移串出24CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111并行加载并行加载（4位并行数据输入）位并行数据输入）25三三. . 移位寄存器型计数器移位寄存器型计数器1.1.环型计数器环型计数器（M = NM = N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 1000010000010010有效循环有效循环该电路为一四进制计器该电路为一四进制计器26110001101001001111011110101101111010000001011111无效循环无效循环不能自启动！不能自启动！10000100000

14、10010有效循环有效循环Q0Q1Q2Q3 27例：用环型计数器构成顺序脉冲例：用环型计数器构成顺序脉冲 发生器。发生器。（环型计数器本身就是一个顺序脉冲发生器。）（环型计数器本身就是一个顺序脉冲发生器。）D1 Q1D2 Q2D3 Q3D0 Q0CP部件部件1部件部件2部件部件3部件部件410000100001 0000128123CP41234Q0Q1Q2Q329Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP1 0 0 0用用7419474194构成环型计数器：构成环型计数器： 有有 N种有效状态种有效状态,有有 2N - N种无效状态，种无效状态，无自启动能力无

15、自启动能力。四进制计数器四进制计数器30Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP0 1 1 1Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111 1 1 1预置单脉冲预置单脉冲例：用例：用74194构成广告流水灯电路。构成广告流水灯电路。31例：用例：用74194构成构成 M = ?的计数器。的计数器。Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL11CP1 0 0 0M=3322.2.扭环型计数器扭环型计数器（M = 2NM = 2N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 0000

16、1000000100111100111001111111有效循环有效循环此为循环码此为循环码2N2N进制计数器进制计数器3300101001010110110100101001101101无效循环无效循环 有有 2N种有效状态，有种有效状态，有 2N -2N种无效状种无效状态，态，无自启动能力无自启动能力。Q0Q1Q2Q3 00001000000100111100111001111111有效循环有效循环此为循环码此为循环码34用用7419474194构成构成扭环型扭环型计数器：计数器：Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 135例例. M=?Q

17、0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 1M=636例2. M=？01Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL 1清零清零M=1437例例3. M=?Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP &Q0Q1Q2Q3 00001000000100111100111001111111M=738集成移位寄存器简介集成移位寄存器简介74LS194、74LS198、74LS299，等。，等。并行输入并行输出并行输入并行输出 (

18、双向双向 )并行输入串行输出并行输入串行输出 74LS165、74LS166，等。，等。串行输入并行输出串行输入并行输出 74LS164，等。，等。串行输入串行输出串行输入串行输出 74LS91，等。，等。39作业作业P1745.640电子技术电子技术 第六章第六章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分(第二十讲第二十讲 计数器计数器)41 第二十讲第二十讲 计数器计数器课题课题：二进制计数器：二进制计数器课时安排课时安排：重点重点：集成计数器二进制计数器：集成计数器二进制计数器难点难点：74161、74193、74191的功能及特点的功能及特点 教学目标教学目标：使同学学会看功能

19、表，理解同步加、减法计数：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器步二进制计数器74161、74191、74193的功能和特点的功能和特点教学过程教学过程： 一、概述一、概述 二、二进制计数器的构成规律二、二进制计数器的构成规律 三、三、MSI计数器计数器 1、74161 2、74191 3、7419342计数器的分类计数器的分类（2 2）按数字的增减趋势按数字的增减趋势（1 1）按计数进制按计数进制（3 3）按是否由同按是否由同一计数脉冲控制一计数脉冲控制计数器主要用于对时钟脉冲

20、计数，分频、定计数器主要用于对时钟脉冲计数，分频、定时的时序电路时的时序电路二进制二进制计数器计数器非二进制非二进制计数器计数器进制进制计数器计数器加法加法计数器计数器减法减法计数器计数器可逆可逆计数器计数器同步同步计数器计数器异步异步计数器计数器43一、二进制计数器一、二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）四位二进制异步加法计数器）四位二进制异步加法计数器工作原理：工作原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态

21、翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ44用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由由时时序序图图可可以以看看出出，Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲( (CP) )周周期期的的2 2倍倍、4 4倍倍、8 8倍倍、161

22、6倍倍，因因而而计计数数器器也也可可作为分频器。作为分频器。45（2 2）四位二进制异步减法计数器）四位二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器。触发器。 由由于于是是上上升升沿沿触触发发，则则应应将将低低位位触触发发器器的的Q端端与与相相邻邻高高位位触触发发器器的的时时钟钟脉脉冲冲输输入入端端相相连连，即即从从Q端端取借位信号。它也同样具有分频作用。取借位信号。它也同样具有分频作用。46二进制异步减法计数器的二进制异步减法计数器的时序波形

23、图和状态图。时序波形图和状态图。 在在异异步步计计数数器器中中，高高位位触触发发器器的的状状态态翻翻转转必必须须在在相相邻邻触触发发器器产产生生进进位位信信号号（加加计计数数）或或借借位位信信号号（减减计计数数）之之后后才才能能实实现现，所所以以工工作作速速度度较较低低。为为了了提提高高计计数数速速度度，可可采采用用同同步计数器。步计数器。 472 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用由于该计数器的翻转规律性较强，只需用“观察法观察法”就可就可设计出电路：设计出电路： 因因 为为 是是 “同同步步”方方式式

24、，所所以以将将所所有有触触发发器器的的CPCP端端连连在在一一起起，接计数脉冲。接计数脉冲。 然后分析状然后分析状态图。若用态图。若用JK触触发器实现，选择发器实现，选择适当的适当的JK信号。信号。48分析状态图可见：分析状态图可见：FF0 0：每来一个：每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1 1：当当Q0 0=1=1时时，来来一一个个CP，向向相相反反的的状状态态翻翻转转一一次次。所所以以选选J1 1= =K1 1= = Q0 0 。FF2 2：当当Q0 0Q1 1=1=1时时， 来来一一个个CP，向向相相反反的的状状态态

25、翻翻转转一一次次。所以选所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q3 3=1=1时时， 来来一一个个CP，向向相相反反的的状状态态翻翻转转一次。所以选一次。所以选J3 3= =K3 3= = Q0 0Q1 1Q3 349（2 2）二进制同步减法计数器）二进制同步减法计数器 分析分析4 4位二进制同步减法计数器的位二进制同步减法计数器的状态表，很容易看出，只要将各触发器状态表，很容易看出，只要将各触发器的驱动方程改为：的驱动方程改为： 将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/ /减控制信减控制信号号X

26、便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。w（3 3）二进制同步可逆计数器）二进制同步可逆计数器50 当当控控制制信信号号X=1时时，FF1FF3中中的的各各J、K端端分分别别与低位各触发器的与低位各触发器的Q端相连，作加法计数。端相连，作加法计数。二进制同步可逆计数器的逻辑图：二进制同步可逆计数器的逻辑图： 当当控控制制信信号号X=0时时，FF1FF3中中的的各各J、K端端分分别别与低位各触发器的与低位各触发器的 端相连，作减法计数。端相连，作减法计数。实

27、现了实现了可逆计数器可逆计数器的功能。的功能。513 3集成二进制计数器举例集成二进制计数器举例 （1 1）4 4位二进制同步加法计数器位二进制同步加法计数器741617416152 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。5354（2）4位二进制同步可逆计数器位二进制同步可逆计数器7419155 第二十一讲第二十一讲 十进制计数器；十进制计数器；N进制计数器进制计数器课题课题：十进制计数器；：十进制计数器；N进制计数器进制计数器课时安排课时安排：重点重点： N进制计数

28、器的获得进制计数器的获得难点难点：二：二-五五-十进制计数器构成不同编码的十进制计数器十进制计数器构成不同编码的十进制计数器教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现方法，进制计数器的实现方法，教学过程教学过程： 一、十进制计数器一、十进制计数器 1、同步十进制加法计数器、同步十进制加法计数器 2、异步十进制加法计数器、异步十进制加法计数器 3、集成十进制计数器、集成十进制计数器 （1）同步十进制加法计数器）同步十进制加法计数器74160 （2）二五十进制异步计数器）二五十进制异步计数器74290 二、集成计数器应用二、集成计数器应

29、用 1、计数器级联、计数器级联 （1）、同步级联）、同步级联 （2）、异步级联）、异步级联 （3）、以计数器输出端做为进位）、以计数器输出端做为进位/借位输出进行级联借位输出进行级联 2、用、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 （1）NM56二、非二进制计数器二、非二进制计数器N进制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器器中中最最常用的是十进制计数器。常用的是十进制计数器。571 1 8421 8421

30、BCD码同步十进制加法计数器码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：58 然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程：）转换成次态方程： 先写出先写出JK触发器的特性方程触发器的特性方程:59（3）作状态转换表。）作状态转换表。 设设初初态态为为Q3 3Q2 2Q1 1Q0 0=0000=0000，代代入入次次态态方方程程进进行行计算，得状态转换表如表计算，得状态转换表

31、如表6.3.56.3.5所示。所示。60（4 4）作状态图及时序图）作状态图及时序图。61（5）检查电路能否自启动）检查电路能否自启动 用用同同样样的的分分析析的的方方法法分分别别求求出出6种种无无效效状状态态下下的的次次态态，得到完整的状态转换图。可见，该计数器能够自启动。得到完整的状态转换图。可见，该计数器能够自启动。 由由于于电电路路中中有有4个个触触发发器器，它它们们的的状状态态组组合合共共有有16种种。而而在在8421BCD码码计计数数器器中中只只用用了了10种种，称称为为有有效效状状态态。其其余余6种状态称为无效状态。种状态称为无效状态。 当当由由于于某某种种原原因因，使使计计数数

32、器器进进入入无无效效状状态态时时，如如果果能能在在时时钟钟信信号号作作用用下下，最最终终进进入入有有效效状状态态，我我们们就就称称该该电电路路具具有有自启动自启动能力能力。6228421BCD码异步十进制加法计数器码异步十进制加法计数器CP2 2= =Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。 时钟方程时钟方程： CP0 0= =CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下

33、降沿触发。）CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改变状态。才可能改变状态。) )CP3 3= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态) )63各触发器的驱动方程：各触发器的驱动方程：64（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得触发器的特性方程，得各触发器的次态方程：各触发器的次态方程：（CP由由10时此式有效）时此式有效） （Q0由由10时此式有效）时此式有效） （Q1由由10时此式有效）时此式有效） （Q0由由10时此式有效）时此式有效） 65 （3）作状

34、态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。663 3十进制集成计数器举例十进制集成计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器741607416067 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。68（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输

35、出端为，输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。位二进制计数器和一个独立的异步五进制计数器。如如果果将将Q0 0与与CP2 2相相连连，CP1 1作作时时钟钟脉脉冲冲输输入入端端，Q0 0Q3 3作作输输出出端端，则则为为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1C

36、PR69 7429074290的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 70三、集成计数器的应用三、集成计数器的应用（1 1）同步级联）同步级联例例：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用同同步步级级联联方方式式构构成成的的8 8位位二二进进制制同同步步加加法法计计数数器器，模模为为1616=2561616=256。1 1计数器的级联计数器的级联71（2 2）异步级联）异步级联 例例：用用两两片片74191采采用用异异步步级级联联方方式式构构成成8位位二二进进制制异步可逆计数器。异步可逆计数器。72

37、（3）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端 有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可借位输出端，这时可根据具体情况，用计数器的输出信号根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q 产生一个进位产生一个进位/借位借位。例：如用两片例：如用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进制加法计数器。码十进制加法计数器。(模为模为1010=100)3Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR

38、9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q73第二十二讲第二十二讲 任意进制计数器；顺序脉冲发生器；序列信号发生器任意进制计数器；顺序脉冲发生器；序列信号发生器课题课题：任意进制计数器；顺序脉冲发生器；序列信号发生器：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排课时安排：重点重点： N进制计数器的获得进制计数器的获得难点难点：用异步清零和异步置数法构成：用异步清零和异步置数法构成N进制计数器时的过渡状态进制计数器时的过渡状态教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现进制计数器的实现方法

39、，初步理解用方法，初步理解用MSI进行时序逻辑电路的设计进行时序逻辑电路的设计;了解顺序脉冲发生器；了解顺序脉冲发生器；了解序列信号发生器了解序列信号发生器教学过程教学过程： 一、用一、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 1、NM （1）用整体清零法或置数法）用整体清零法或置数法 （2）乘数法）乘数法 二、顺序脉冲发生器二、顺序脉冲发生器 1、移位型脉冲计数器、移位型脉冲计数器 2、计数器加译码器、计数器加译码器 三、序列信号发生器三、序列信号发生器742 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法 异步清零法适用于具有异步清零端的集成计数器

40、。异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。75（2）同步清零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。76（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制计数器。77（

41、4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。78例例 用用7416074160组成组成4848进制计数器。进制计数器。 先先将将两两芯芯片片采采用用同同步步级级联联方方式式连连接接成成100100进进制制计计数数器器，然然后后再再用异步清零法组成了用异步清零法组成了4848进制计数器。进制计数器。解解：因因为为N4848，而而7416074160为为模模1010计计数数器器，所所以以要要用用两两片片7416074160构构

42、成成此计数器。此计数器。793 3组成分频器组成分频器 前前面面提提到到，模模N计计数数器器进进位位输输出出端端输输出出脉脉冲冲的的频频率率是是输输入入脉冲频率的脉冲频率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。分频器。解解： 因因为为32768=232768=21515，经经1515级级二二分分频频，就就可可获获得得频频率率为为1 1Hz的的脉脉冲冲信信号。因此将四片号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例 某某石石英英晶晶体体振振荡荡器器输输出出脉脉冲冲信信号号的的频频率率为为32768327

43、68Hz，用用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。804 4组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：用例：用74161及门电路构成序列信号发生器。及门电路构成序列信号发生器。 其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。 ，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。81 例例 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设

44、计一个01100011序列发生器。序列发生器。 解解：由由于于序序列列长长度度P=8，故故将将74161构构成成模模8计计数数器器，并并选选用用数数据据选选择择器器74151产生所需序列，从而得电路如图所示。产生所需序列，从而得电路如图所示。825组成脉冲分配器组成脉冲分配器835.4 计数器的设计计数器的设计 计数器的设计方法很多，大抵可分为两计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器构成，再就是利类：一是根据要求用触发器构成，再就是利用具有特定功能的中规模集成组件适当连接用具有特定功能的中规模集成组件适当连接而成。而成。5.4.1 利用触发器设计某计数电路利用触发器设计某计

45、数电路举例说明其设计步骤。举例说明其设计步骤。 例：例：数字控制装置中常用的步进电动机有数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕三个绕组。电动机运行时要求三个绕组以组以 AAB B BC C CA再回到再回到A的的顺序循环通电，试设计一个电路实现之。顺序循环通电，试设计一个电路实现之。84设计步骤设计步骤(分分7步步)如下：如下：(1) 根据任务要求，确定计数器的模数和所需的根据任务要求，确定计数器的模数和所需的触发器个数。触发器个数。本任务所需计数器的模数为本任务所需计数器的模数为 6 ，所以触发器，所以触发器的个数为的个数为 3 。(2) 确定触发器的

46、类型。确定触发器的类型。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本触发器，本任务中选用任务中选用JK触发器。触发器。001011010110100101(3) 列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动机的三分别控制电动机的三个绕组个绕组A、B、C，并以，并以“1”表示通电，表示通电，“0”表示不通电。表示不通电。以以QCQBQA 为序排列：为序排列：85(4) 根据所选触发器的激励表，确定各个触发器在根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。状态转换时对控制端的电平要

47、求。J K Qn Q n+1JK触发器的功能表触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Q n Q n+1 J KJK触发器的驱动表触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意：注意：“X”表示可表示可“0”可可“1”。86 QC QB QA QC QB QA JC KC JB KB JA KA 原原 状状 态态 下下 状状 态态 对各控制端的电平要对各控制端的电平要求求, 0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0

48、X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0步进电动机绕组通电激励表步进电动机绕组通电激励表(5) 写出各个控制端的逻辑表达式。写出各个控制端的逻辑表达式。JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB 87RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数预置数计数脉冲计数脉冲CP(6) 画出计数器的逻辑电路图。画出计数器的逻辑电路图。(7) 检验该计数电路能否自动启动。检验该

49、计数电路能否自动启动。本计数电路有三个触发器，可有八个状态组合，本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两可是只用去六个，尚有两 个未利用，因此需要个未利用，因此需要检验一下，若不能自行启动要进行修改。检验一下，若不能自行启动要进行修改。885.4.2 利用集成功能组件设计计数电路利用集成功能组件设计计数电路一、中规模计数器组件介绍及其应用一、中规模计数器组件介绍及其应用1. 二二 - 五五 - 十进制计数器十进制计数器 74LS9074LS90 内部含有两个独立的内部含有两个独立的 计数电路：计数电路：一个一个是模是模 2 计数器计数器(CPA为其时钟，为其时钟，QA为

50、其输出端为其输出端)，另一个是模，另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQA这四个输出端会形成不同的码制。这四个输出端会形成不同的码制。(1) 74LS90的结构和工作原理简介的结构和工作原理简介89QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图原理电路图 90CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNC VCCQAQDQBQCGND123

51、4567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图91CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表归纳：归纳：1. 74LS 90在在“计数状态计数状态”或或“清零状态清

52、零状态”时，均时，均要求要求R 9(1)和和R 9(2)中至少有一个必须为中至少有一个必须为“0”。2. 只有在只有在R0(1)和和R0(2)同时为同时为 “1”时，它才进入时，它才进入“清零状态清零状态”；否则；否则 它必定处于它必定处于“计数状态计数状态”。 92情况一：情况一：计数时钟先进入计数时钟先进入CPA时的计数编码。时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1

53、 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：结论：上述连接方式形成上述连接方式形成 8421 码码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数93情况情况 二：二： 计数时钟先进入计数时钟先进入CPB时的计数编码。时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：结论：上述连接

54、方式形成上述连接方式形成 5421 码。码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数94例例1：构成构成BCD码六进制计数器。码六进制计数器。CPACPBQAQ

55、DQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90方法：令方法：令 R0(1) = QB ， R0(2) = QCCP(2) 74LS90的应用的应用QD QC QB QA0 0 0 0 00 0 0 1 1 0 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 5 0110 000095CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP讨论：讨论：下述接法行不行下述接法行不行 ? 错在何处错在何处 ?注意：注意：输出端不可相互短路输出端不可相互短路 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)

56、R 0(1)74LS90CP&96 例例2：用两片用两片74LS 90构成构成 36 进制进制8421码码计数器。计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进十进 制数制数问题分析：问题分析：从右面的状态转换表从右面的状态转换表 中中可以看到：个位片的可以看到：个位片的 QD可以给十位片提供计可以给十位片提供计数脉冲信号。数脉冲信号。1. 如何解决片间如何解决片间进位问题进位问题 ？2

57、. 如何满足如何满足“ 36 进制进制 ”的的要求？要求？当出现当出现 (0011 011036)状态时，个位十位同时状态时，个位十位同时清零。清零。97CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位个位)&CP 用两片用两片74LS 90构成构成 36 进制进制8421码码计数器计数器98例例3：用用74LS 90构成构成 5421 码的码的六六进制计数器。进制计数器。 0 0 0 0 0 QA QD QC QB 0 0 0 1 1 0 0

58、1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进十进 制数制数至此至此结束结束在此状态在此状态下清零下清零异步清零，此状态出现时间极异步清零，此状态出现时间极短，不能计入计数循环。短，不能计入计数循环。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲998421码制下码制下： 在在QDQCQBQA 0110 时清零时清零同为六进制计数器，两种码制不同接法的同为六进制计数器，两种码制不同接法的比较比较：542

59、1码制下：码制下：在在QAQDQCQB 1001 时清零时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲1002. 四位二进制同步计数器四位二进制同步计数器 74LS163前面所讲述的前面所讲述的74LS 90其清零方式通常称其清零方式通常称为为“ 异步清零异步清零 ”，即只要，即只要 Q 0(1) = Q 0(2) = 1，不管有无时钟信号，输出端立即为，不管有无时钟信号，输出端立即为 0；而；而且它的计数方式是异步

60、的，即且它的计数方式是异步的，即CP不是同时不是同时送送 到每个触发器。到每个触发器。下面将要讲述的下面将要讲述的74LS163，不但，不但 计数方式计数方式是同步的，而且它的清零方式是同步的，而且它的清零方式 也是同步的：即也是同步的：即使控制端使控制端CLR0，清零目的真正实现还需等，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是为现实。这就是“ 同步清零同步清零 ”的含义。的含义。10116151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENAB

61、LERC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS 163 管脚图管脚图(1) 74LS163 的介绍的介绍102TPRCA B C DQBQCQDQALOADCLR74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保保 持持 1 0 1 1 X 保持保持 ( RC=0 ) X X 0 1 并并 行行 输输 入入X X X 0 清清 零零P T LOAD CLR CP 功功 能能 103清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输

62、出输输出出数据数据 输入输入104例例1：用一片用一片74LS163构成六进制计数器。构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备清零：准备清零： 使使 CLR 0TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCP(2) 74LS163 的应用的应用105在在QDQCQBQA 0110 时时立即清零立即清零 。比较比较 用用74LS 90与与用用74LS 163构成六进制计数器构成六进制计数器:在在QDQCQBQA 0101 时时 准备清零准备清零 。TPRCA B

63、 C DQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数计数 脉冲脉冲106例例2：用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1). 需要两片需要两片74LS163；(2). 为了提高运算速度，使用同步计数方式。为了提高运算速度，使用同步计数方式。TPRCA B C DQBQCQDQALOADCLR74LS163TPRCA B C DQBQCQDQALOADCLR74LS163+5V+5V, , , , CPCLR 应该在应该在 QDQCQBQA QDQCQBQA 00

64、01 0111 时准备清零。时准备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =1075.5 计数器的应用举例计数器的应用举例 例例1：数字频率计原理电路的设计。数字频率计原理电路的设计。清零清零计数计数1 秒钟秒钟显示显示108译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA数字频率计原理图数字频率计原理图1Hz !计数器：计数器：用于确定用于确定清零、计清零、计数、显示数、显示的时间。的时间。根据计数器根据计数器的状态确定的状态确定何时清零、何时清零、何时

65、计数、何时计数、何时显示。何时显示。被测信号被测信号109Q2Q1Q0=001、101时：时：ux作为作为CPA被被送入计数器送入计数器进行计数进行计数1. 计数显示部分计数显示部分1110译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPA110Q2Q1Q0=100、000时时：计数器清零计数器清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPA1011111译码显示译码显示74 LS 907420

66、Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动手动清零清零CPR 0(1)R 0(2)CPAQ2Q1Q0=010、011、111、110时：时：ux被封锁，计被封锁，计数器输出保持。数器输出保持。001122. 循环计数器部分循环计数器部分自动时自动时:译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPAQ2 Q1 Q00 0 10 1 11 1 11 1 01 0 0Q2Q1Q0组成五进组成五进制计数器：制计数器：计数计数清零清零显示显示113手动时：手动时：Q2Q1Q0的状态的状

67、态转换关系转换关系000001011111计数计数显示显示手动清零手动清零译码显示译码显示74 LS 907420Q1Q1D1Q0Q0D0Q2D2+5V手动手动自动自动ux手动清零手动清零CPR 0(1)R 0(2)CPA114自动测量过程：自动测量过程：000001011111110100手动清零手动清零计数计数显示显示显示显示显示显示自动清零自动清零1秒秒3秒秒1秒秒手动测量过程：手动测量过程：手动清零手动清零计数计数显示显示显示显示0000010111111秒秒115例例2. 电子表电路。电子表电路。功能说明：功能说明：2. 只显示只显示 1、2、3、 9、10、11、12 ，十位不显，十位不显示示 “0” !1. 只计只计 12 个小时；个小时；小时脉冲小时脉冲 QA QDQCQB Q 显示结果显示结果 0 0 0 0 0 1 1 1 0 0 0 1 0 2 2 0 0 0 1 1 3 3 0 0 1 0 0 4 4 0 0 1 0 1 5 5 0 0 1 1 0 6 6 0 0 1 1 1 7 7 0 1 0 0 0 8 8 0 1 0 0 1 9 9 1 0 0 0 0 1 0 10 1 0 0 0 1 1 1 11 1 0 0 1 0 1 2 12 1 0 0 1 1 1 3 0 0 0 0 1 1十位十位个个 位位清零清零116