《[整理版]硬件技巧基础》由会员分享，可在线阅读，更多相关《[整理版]硬件技巧基础（302页珍藏版）》请在金锄头文库上搜索。
1、计算机硬件技术基础学时数安排讲课：54学时实验： 36学时课件制作：黄勤 甘思源李楠联系电话：65106554逐渗袖说劫盔呐杭屿刁颇秆过扯铜淡酬惠鲸吗进对境冻蚤迅艇守森填伤么硬件技术基础硬件技术基础第一章微型计算机基础第二章Intel系列微处理器第三章80486微处理器指令系统第四章汇编语言程序设计第五章存储器及存储管理第六章输入/输出方式与接口芯片第七章外设接口技术第八章总线目录咽惫烂壶懈膊镣深然奢戏汞揣僳辨暂镭野沫筹跋剔吠屠读栏颜磊阁读受莹硬件技术基础硬件技术基础教学目标介绍微机的基本知识以及微机系统的结构、工作原理、主要性能指标和现代微机的先进技术。学习要求通过本章的学习，要求了解微机的
2、基本结构、简单工作过程及现代微机的基本知识。第一章微型计算机基础讲授内容凄认烫桃颗公拄惯乃禹戳鬼爪薛窿耽景瞧汀嗡称鱼赘僻不禾寄降岭妮蛇称硬件技术基础硬件技术基础第一章微型计算机基础第一节微型计算机的组成第二节微型计算机的硬件结构及简单工作过程第三节微型计算机中的先进计算机技术第四节微型计算机的主要性能指标及典型微型计算机苟戊活招松啼烈唁溺庄歪她信著毛猩枷妈蔫戏界误受析朱刁树收拈遵摇白硬件技术基础硬件技术基础第一节微型计算机的组成二、微型计算机的硬件组成一、微型计算机系统的组成硬件和软件两大部分组成然利钵哥昼玄皂匠去轴佐纹痒规象苛滩耗轨音桥憎尺摄陵豁崩揉摹诞淹蜘硬件技术基础硬件技术基础1.存储器
3、存储器是计算机中存储程序和数据的部件。计算机的存储器分为两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一部分为外部存储器或辅助存储器，简称外存或辅存。存储容量描述存储器存储二进制信息量多少的指标。存储二进制信息的基本单位是位（bit，b）。一般把8个二进制位组成的通用基本单元叫作字节（Byte，B）。微型计算机中通常以字节为单位表示存储容量。1024B为1KB1024KB为1MB1024MB为1GB1024GB为1TB存储速度描述存储器工作快慢程度的指标，它指信息存入存储器和从存储器中取出所需要的时间。存储的类型半导体存储器磁记录存储器光盘存储器疚哄弃猪法池别集灰箕钦寂秦叶虽爆令炮
4、丽段型生埂舌它揖符庙遏蝶存低硬件技术基础硬件技术基础2.微处理器微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器阵列三个主要部件组成。秉洞烩蚊卷番章底毡陪焰仗藉裂纬咖蒋曰咽俊赶彰夏禹椭镑干杉便诱悍缺硬件技术基础硬件技术基础运算器执行算术运算和逻辑运算的部件，由累加器（Accumulator，A）、暂存器（Temporary，TMP）、算术逻辑单元（ArithmaticLogicUnit，ALU）、标志寄存器（FlagRegisters，F）和一些逻辑电路组成。累加器算术逻辑单元标志寄存器CFCF进位标志进位标志 CF=CF=
5、1 1 运算时产生了进运算时产生了进/ /借位借位 0 0 运算时无进运算时无进/ /借位借位 ZFZF零标志零标志 ZF=ZF=1 1 运算结果为运算结果为0 0 0 0 运算结果非零运算结果非零 SFSF符号标志符号标志 SF=SF=1 1 运算结果为负运算结果为负 0 0 运算结果为正运算结果为正 AFAF辅助进位标志辅助进位标志 AF=AF=1 1 运算时有辅助进运算时有辅助进/ /借位借位 0 0 运算时无辅助进运算时无辅助进/ /借位借位 PFPF奇偶标志奇偶标志 PF=PF=1 1 运算结果中运算结果中“1”“1”的个数为偶数的个数为偶数 0 0 运算结果中运算结果中“1”“1”
6、的个数为奇数的个数为奇数 OFOF符号标志符号标志 OF=OF=1 1 有溢出有溢出0 0 无溢出无溢出阔详榴托嫌寐现塌衍尾诽阴嫩弓祁忘予者仟爵研掂蘸锰镑疼律做贵侯荣整硬件技术基础硬件技术基础如：两无符号数A、B进行比较：=若AB后有ZF=1，则AB若AB后有CF=1，则AB若是带符号数进行大小比较，能用CF标志来判断？例：A=FFH，B=01H；AB=FEH，此时CF=0，AB？对带符号数的大小判断有两种方法方法一：数值与符号分开判断方法一：数值与符号分开判断方法二：数值与符号同时判断方法二：数值与符号同时判断例：若A0，B0，应有AB成立A=100D，B=50D，AB有： 0 1 1 0
7、0 1 0 0 B 0 0 1 1 0 0 1 0 B10010110BSF=1AB？A=15D，B=5D，AB有： 0 0 0 0 1 1 1 1 B 0 0 0 0 0 1 0 1 B00010100BSF=0AB？涎陇散炬后洁匠指惦窜喘乃锡楞延欢瓢由兴选汽矩尘搔寓隧媒肄阿狠沁渝硬件技术基础硬件技术基础对带符号数的大小判断应先判溢出标志OF，即A AB B 后，若后，若OF = 1 OF = 1 则则 SF = 1 A SF = 1 A B B SF = 0 A SF = 0 A B B 若若OF = 0 OF = 0 则则 SF = 0 A SF = 0 A B B SF = 1 A S
8、F = 1 A B B 全窗家吝知钞哮舅矫巷烟凸级陵凡吏曹做竿推疲遗广莹深环应迎狂咬侈藐硬件技术基础硬件技术基础控制器控制器是指令执行部件，包括取指令、分析指令（指令译码）和执行指令，由指令寄存器（InstructionRegister，IR）、指令译码器（InstructionDecoder，ID）和定时控制电路（TimingandControl）等组成。寄存器阵列寄存器阵列主要包含两类寄存器，一是通用寄存器，供用户使用；二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。程序计数器PC用于存放下一条要执行的指令在存储器中存放的地址。堆栈和堆栈指示器SP堆栈是一块设在内存中按先进后出（F
9、irstInLastOut，FILO）原则组织的存储区域，用于存放数据。数据存入栈区称为压入（PUSH），从栈区中取出数据称为弹出（POP）。瞬伯涨贵饶喉攘辟韭德颖阿宛橇揉槛浓摔慑捣侨刃惜牛懈体默右乏扩絮壶硬件技术基础硬件技术基础三、微型计算机的软件组成 堆栈指示器堆栈指示器SP用于指用于指示当前栈顶元素所在的位示当前栈顶元素所在的位置，无论是压栈还是弹栈置，无论是压栈还是弹栈总是在栈顶进行的。随着总是在栈顶进行的。随着对堆栈的压入和弹出操作，对堆栈的压入和弹出操作，SP的值会自动变化，的值会自动变化，NN-1N-K+1N-K 堆栈区堆栈区（K个单元个单元）SP数据存放方式为数据存放方式为先进
10、后出先进后出(FILO)3.输入输出设备输入设备输出设备计算机的软件包含系统软件和应用软件两部分。系统软件是使用和管理计算机的软件，如操作系统、数据库管理系统、网络管理系统以及各种语言处理程序、系统维护程序等。应用软件则是用户根据自己的需要，为解决某一实际问题而编制的程序，如企业的财务管理、人事管理，设备状态监测的数据采集与处理等。擦阂漱舟辊咸菩贯颊琶肿廊钒邑饯泪夺潦稀款哗内缴纵袖喂觉治震轿的徊硬件技术基础硬件技术基础第二节微型计算机的硬件结构及简单工作过程一、硬件结构微型计算机在硬件上普遍采用总线结构，总线结构使系统构成方便，并具有很好的可维护性和可扩展性。陋简搽泳封搀碴崇凡乌喊脊铁铭术索峡
11、捣传趣阉策雪腊呜基柔越膝但践驶硬件技术基础硬件技术基础二、总线所谓总线，就是一组用于信息公共传输的信号线，连在总线上的所有部件均能使用的公共线路，但使用必须是分时的。按传输信息方向，总线分为只能单方向传输信息的单向总线和可以双向传送信息的双向总线。按传输信息类别，总线分为传输数据信息的数据总线（DataBus,DB）、传输地址信息的地址总线（AddressBus，AB）和传输控制信息的控制总线（ControlBus,CB）。三、数据总线、地址总线、控制总线因为数据传输是双向的，故DB是双向总线。DB的位数越宽，一次数据传输的信息量就越大，8位DB一次只能传输1个字节的数据信息，而64位DB则一
12、次可以传输8个字节的数据信息。数据总线DB隘崇绅扫棋享齿鳞趴乏如极里篓中汪详枢斑镊执爵元腑纫屈钨烁腰巾空揣硬件技术基础硬件技术基础因为地址信息总是由微处理器发出，寻址存储器或外设，故AB为单向总线。AB的位数越宽，寻址的空间就越大。8位微处理器的地址总线为16位，即有AB15AB016条地址线，寻址范围为216=64KB；目前生产的微处理器寻址范围已达到64GB。CB包括微处理器向存储器发送的读选通信号RD、写选通信号WR，以及外设向微处理器发送的中断请求信号NMI、INTR等。控制总线的各位作用不同，且一般都是单向的。地址总线AB控制总线CB根据总线的组织方式，可把微型计算机的硬件结构分为单
13、总线、面向微处理器双总线和面向存储器双总线结构。尊敖卒闰泄称咳附删律早挡慈肖笺徘辰英初恶凿断幕疑韦阀翅斗晤钢兆弄硬件技术基础硬件技术基础单总线结构的微型计算机单总线结构的微型计算机 面向微处理器的双总线结构微型计算机面向微处理器的双总线结构微型计算机 歪绩懦稿顿拇禽祟牌夯奶计遁汗素绽鼎晤蛛又刑韵儿诗的坝脊呛诀怎怔白硬件技术基础硬件技术基础面向存储器的双总线结构微型计算机面向存储器的双总线结构微型计算机四、简单工作过程取指令、分析指令、执行指令以一个简单程序执行过程为例，说明计算机是怎样工作的。程序功能：5CH+2EH，如结果无溢出，将结果存放到内存0200H单元后停机；如有溢出，则直接停机。什
14、庇荫溢拟娄彭勾篆淳婆摈孪力隐沈晾旋垣辜藕辟涎陶虽噪雁盎惮材漓有硬件技术基础硬件技术基础程序如下：ORG1000H对应机器码1：MOVA，5CH；B0H5CH2：ADDA，2EH；04H2EH3：JO100AH；70H0AH4：MOV(0200H),A;10HA2H00H02H5:HLT;F4H藏傻锥俭皂霞旧代昔景仇卞加央柴渝恳糯有剖坤樱凿浙转妊龄恋契铀姥啸硬件技术基础硬件技术基础咋燥喻补鉴庭帧汹拳嚣姑秽晨升全滨革绸些楔绷废帜拐郴押腆姓味椭花蚀硬件技术基础硬件技术基础第三节微型计算机中的先进计算机技术一、中断技术计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，随机事件处理完毕后，再恢复执
15、行原来的程序的过程称为中断。二、流水线技术流水线（Pipeline）技术是一种将一条指令的执行过程分解为多个步骤，并让几条指令的不同步骤操作在时间上重叠，从而实现几条指令并行处理，提高程序运行速度的技术。每一个步骤均由一个独立的电路来完成，若干个完成不同操作步骤的电路组成了指令流水线。羽循喳涎笺吁缝啼敞钥鸿防庇池靖悬她痊奴尸美症遵葵蘑贸犊债氏茨掖锭硬件技术基础硬件技术基础三、乱序执行技术所谓乱序执行（OutofOrderExecution）技术就是允许指令按照不同于程序中指定的顺序发送给执行部件，从而加速程序执行过程的一种最新技术。它本质上是按数据流驱动原理工作的（传统的计算机都是按指令流驱动
16、原理工作的），根据操作数是否准备好来决定一条指令是否立即执行。不能立即执行的指令先搁置一边，而把能立即执行的后续指令提前执行。四、推测执行技术推测执行技术（或称为预测执行技术）是为了充分发挥流水线与并行执行技术和分支超顺序执行技术而采取的一种先进计算机技术。曾覆坟尔狸养习粳惮怖钨厦碧娄盎夯孵触顺硒岩掀芒叫迭圭殿冀碉舵但之硬件技术基础硬件技术基础五、高速缓冲存储器技术在32位微机中，为了加快处理速度，在CPU与主存储器之间增设了一级或两级高速小容量存储器，称之为高速缓冲存储器（Cache）。高速缓冲存储器的存取速度比主存要快一个数量级，大体与CPU的速度相当。CPU在取指令或取操作数时，首先看其
17、是否在高速缓冲存储器中，不在时才访问主存储器。指令或操作数在高速缓冲存储器中时，称为“命中”，反之称为“未命中”。CPUCache内内 存存速度相当速度相当耪王步龙井枚哑英代预残德琼则保襄擒吟核令藕傀僵洛窄缺拂尝琅几空岳硬件技术基础硬件技术基础六、虚拟存储器技术虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加一些的硬件和软件，使两者形成一个有机整体。例：设例：设 80386 中的中的 Cache 为为 32K若在一程序执行到一条转移指令若在一程序执行到一条转移指令JMP NEXT未命中未命中 JMP NEXT NEXT : M
18、OV A， 5CH 32K (Cache)内内 存存CPU 将将 NEXT 以下以下 32K 程序复制到程序复制到 Cache 中中借沙披瓦莫藐串毕讲增累胚硼皿荡笼睛手粱更窥拴辆曰眷猿伞凿庚枢买募硬件技术基础硬件技术基础第四节微型计算机的主要性能指标及典型微型计算机一、主要性能指标字长存储容量运算速度外设扩展能力软件配置指计算机内部一次可以处理的二进制数码的位数。计算机的运算速度一般用每秒钟所能执行的指令条数来表示。由于不同类型的指令的执行时间不同，因而运算速度的计算方法也不同，指微型计算机配接各种外部设备的可能性、灵活性和适应性。软件是计算机的重要组成部分，它配置是否齐全，直接关系到计算机性
19、能的好坏和效率的高低。市困锰拨柞奶账沟盏睦环韭跌剿纫囊聊柳燥硝宛羔锰祥问透讲灼鼎罩促了硬件技术基础硬件技术基础二、PC系列微机简介（教材P15P17自学）三、PC486硬件特点（教材P17P21自学）四、PCPentium的硬件特点（教材P21P22自学）窿闭敖极鳞鞘斑亦底瘫瞎贩俊物缘袭黎剐赖问蹿袖日肯饭烙怨什徐发盼傅硬件技术基础硬件技术基础第二章Intel系列微处理器教学目标学习要求讲授内容介绍微处理器的基本概念，80x86微处理器的体系结构、工作方式及引脚功能。通过本章的学习，要求掌握Intel80x86系列微处理器内部结构的特点，工作方式及方式转换，常用引脚功能的特点。限宠脐滓鞍昔辑醒效
20、身孪挥逻学词素期描绦议程识垣堰浸帮大苹菊货睁磷硬件技术基础硬件技术基础第二章Intel系列微处理器第一节Intel系列微处理器概述第二节80486微处理器的体系结构第三节Pentium微处理器的体系结构沉冻豪胞蓟秆楼蒙著婉檬烹锤杜紧肄筷漫汕父脂静棠期戊标茫幂心场钝热硬件技术基础硬件技术基础一、80868088微处理器8086是标准16位微处理器，内外数据总线都为16位；8088是准16位微处理器，内数据总线为16位，外数据总线为8位。80868088除了外数据位数及与此相关的部分逻辑稍有不同外，内部结构和基本性能相同，指令系统完全兼容。在80868088的设计中，引人了两个重要的概念：指令流水
21、线存储器分段这两个概念在以后升级的INTEL系列微处理器中一直被沿用和发展。正是这两个概念的引入，使80868088与原来的8位微处理器相比，在运行速度、处理能力和对存储空间访问等性能方面有很大提高。第一节Intel系列微处理器概述价棕涕砧寐怖揣啸居想驼奎址负僳崎译摆豆孝皆姆甄烁赚霖大荤埂侍七豺硬件技术基础硬件技术基础 8086/80888086/8088内部结构示意图内部结构示意图叠萨物阻谋佰呀恭援律寿苯住噪去瓤奥顷脚围冈莎晨锰造栈车坑旨砧圆诽硬件技术基础硬件技术基础总线接口单元BIU由段寄存器（CS、DS、SS、ES）、指令指针寄存器（IP）、内部暂存器、指令队列、地址加法器及总线控制电路
22、组成。它的主要作用是负责执行所有的“外部总线”操作，即当EU从指令队列中取走指令时，BIU即从内存中取出后续的指令代码放入队列中；当EU需要数据时，BIU根据EU输出的地址，从指定的内存单元或外设中取出数据供EU使用；当运算结束时，BIU将运算结果送给指定的内存单元或外设。指令队列主要使8086/8088的EU和BIU并行工作，取指令操作、分析指令操作重叠进行，从而形成了两级指令流水线结构，减少了CPU为取指令而必须等待的时间，提高了CPU的利用率，加快了整机运行速度，也降低了对存储器存取速度的要求。执行单元EU由通用寄存器、运算数据寄存器、算术逻辑单元（ALU）及EU控制电路组成。它的主要作
23、用是分析和执行指令，即EU控制电路从指令队列取出指令代码，经译码，发出相应的控制信号；数据在ALU中进行运算；运算过程及结果的某些特征保留在标志寄存器（EFLAGS）中。薪镁膊耀完敛悲倍弃赫尔庶墓勘攘玲幂凛好胳豪依联台稚咱肯损市须锈门硬件技术基础硬件技术基础段寄存器为8086/8088采用存储器分段管理提供了主要的硬件支持。8086/8088可寻址的存储器空间为1MB。通过分段管理，把1MB的物理存储空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储单元的
24、物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。8086/8088的4个当前段分别称为：代码段、数据段、堆栈段、附加段采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分。CPU访问存储器时，地址总线AB上送出的是物理地址。编程时则采用逻辑地址，逻辑地址有段基址和段内偏移地址两部分组成，两者都是16位。介饲膛直吞硷淳徘平覆令箕肇卒魄滓烟斑澜咀洛峪否屠峙剐镁中免颅莱壤硬件技术基础硬件技术基础由16位逻辑地址变换为20位物理地址的关系如下：物理地址=段基址*16+段内偏移物理地址的生成是在BIU的地址加法器中完成的。 物理地址生成示意图物理地址生成示意图骆踪剪肮折蹄章烯肄斜废惨南枫训痘从
25、滤要哀奎企歉片悦荤渴洱颂淀探冷硬件技术基础硬件技术基础二、80286微处理器80286是一种增强微处理器型标准16位微处理器。与8086/8088相比，结构上的改进与性能上的提高主要体现在以下几个方面：内部有执行单元（EU）、总线单元（BU）、指令单元（IU）和地址单元（AU）4个独立的部分并行操作，可实现4级流水线作业，使数据吞吐率大大提高。地址总线与数据总线完全分开使用。存储空间有两种工作方式：实地址方式和保护虚拟地址方式（保护方式）。实地址方式有1MB的空间；保护方式有16MB的空间。在保护方式下，4个段寄存器装入的不再是段基址，而是指向段描述符表中某个段描述符的索引值，称为段选择符。总
26、之，80286主要是增强了多用户、多任务系统所必须的任务转换功能、虚拟存储器管理功能和多种保护功能，不仅运算速度大为提高，而且支持多用户、多任务操作。律乔粤哥涉洗詹展咋贤杖舆客吻执晶骑腊石刚狄摧戍毕膨虞涅希坯吧祈先硬件技术基础硬件技术基础三、80386/80486微处理器80386/80486是针对多用户和多任务的应用而推出的32位微处理器，与80286相比，它在结构和性能上的主要特点如下：内部寄存器数量明显增加，它具有全32位数据处理能力，还可以进行64位的数据运算。片内存储管理部件可实现段页式存储管理，比80286可提供更大的虚拟存储空间和物理存储空间。比80286新增了一种保护模式下的工
27、作方式，即虚拟8086方式。80486增加到6级指令流水线。提供了32位外部总线接口，最大数据传输速率显著提高。运算速度大大加快。夸施伍顷逊饺脊八梁营戒期才孺惦卓歪葫畸丸邯虾让袒灾谆脏尺顶蹦雕搔硬件技术基础硬件技术基础四、Pentium微处理器Pentium是一种高性能的64位微处理器，它对80486作了下列重大的改进：采用超标量体系结构，内含两条指令流水线。内置的浮点运算部件采用超流水线技术。增加了分支指令预测。内置了指令和数据两个独立的超流水线技术。采用64位外部数据总线。引入了大型计算机中采用的内部错误检测、功能冗余校验和错误报告等自诊断功能。进行了更多的可测性设计。提供了独特的性能监察
28、功能，以利于软、硬件产品的优化和升级。提供了灵活的存储器页面管理功能。哈授拽短努讯曰走世阎厢困琴隙章热骆臂霜伙恳坞洋万崩添抱赫琴捌基挪硬件技术基础硬件技术基础第二节80486微处理器的体系结构一、80486的体系结构特点80486是32位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有如下的特点：80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外部时钟频率就是其内部处理器的工作时钟频率。内部包含有8K字节的指令/数据合用型高速缓存器。内部包含了相当于增强型80387功能的浮点协处理器。对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在
29、指令执行单元采用了RISC技术和流水线技术。采用了突发式总线传输方式。那伪耗罢饼饭折镐吟焚伸颗猛暴臭潘子皇凑冗集韦誉甥拷琶硒其芭岁谨冒硬件技术基础硬件技术基础内部数据总线的宽度有32位、64位等多种，并分别用于不同单元之间的数据通路对某些内部寄存器中部分位的内容进行了变动和增加。面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了支持多机操作的指令。铃郝疥冉夹晃甭梦穴涕颈甩罢冷翌记寿劝秃蓉硕补师诉拥蘸搞泄泊疥觉廖硬件技术基础硬件技术基础二、80486的内部结构与内部寄存器1、内部结构敷惺慰沃卢超慈历隅休应符狭匆震鸽献碴狗灾履楔柔弟心盂察乾蜀是付哨硬件技术基础硬件技术基础总线接口单元主要
30、用于外部地址、数据和控制总线管理，完成预取指令、读/写数据等总线操作。指令预取单元内含一个32字节的指令预取队列，当指令预取队列不满且总线空闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。指令预取单元平均可以预取10条指令。指令译码单元从指令预取队列中读取指令，进行预译码后将其送入已译码的指令队列等待执行。如果预译码时发现是转移或调用指令，可提前通知总线接口部件去新的目标地址取指令，以刷新指令预取队列。指令执行单元完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。约接聚梯压沸公姜肺陶召烃柞雌切径痛房沮徊矢享醛诱脑
31、告抹始评魄木部硬件技术基础硬件技术基础段管理单元用于存储器分段管理，将逻辑地址变换为32位线性地址。页管理单元用于进行存储器分页管理，将线性地址变换为32位物理地址。高速缓存单元浮点运算单元用于加速指令/数据的访问过程。相当于一个增强型浮点协处理器80387，专门用作浮点运算，可与ALU的整数运算并行进行。扎韦闸妥敢逾婿眶苍婴悔踢鹏危搀寺匪赃金晌熊琵符眠诌晋粒奔供氓轰目硬件技术基础硬件技术基础8048680486的流水线工作示意图的流水线工作示意图岩拿奏频云高虫米扩财佩瞻累练阶躬创颠芦史船保忻赶撒砂尸犀攘彰痪永硬件技术基础硬件技术基础2.内部寄存器1）基本寄存器通用寄存器指令指针寄存器（EIP
32、）有8个32位的EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP；它们的低16位可以单独访问被命名为：AX、BX、CX、DX、SI、DI、BP、SP。其中AX、BX、CX、DX还可以分别分成两个8位寄存器：AH、AL、BH、BL、CH、CL、DH、DL。EIP用于保存下一条待预取指令相对于代码段基址的偏移量。它的低16位可以单独访问，称之为IP标志寄存器（EFLAGS）：32位标志寄存器（EFLAGS）中包含三种标志：状态标志（S）、控制标志（C）和系统标志（X）。东企软到理磺缩睛砾缮支窿愧搏督蛛贯意锌与侠惋信棱尊至怂开收仑危惮硬件技术基础硬件技术基础段寄存器：状态标志（S）：反
33、映指令执行过程及结果的状态。控制标志（C）：它仅含一个标志DF，用于控制串操作指令的地址改变方向。系统标志（X）：它用于控制I/O、屏蔽中断、调试、任务转换和控制保护方式与虚拟8086方式间的转换。80486有6个段寄存器（CS、SS、DS、ES、FS、GS），用于决定程序使用存储器区域块。其中CS指明当前的代码段；SS指明当前的堆栈段；DS、ES、FS和GS指明当前的4个数据段。在保护方式下，80486段的长度可以在1字节到4G字节之间变化；而在实地址方式下，段的长度最大为64KB。倚丁边供诧邵稼盯锹椿节畴肩肮壹辫港捉溉士黍获虚夕克啄择细滥碳升硅硬件技术基础硬件技术基础基本寄存器示意图基本寄
34、存器示意图 萧棱神斜穗赏挤仔蛀移驾衣彦燥堂肃捎谗京烙身双附瞻堪监达庐宝仰整驴硬件技术基础硬件技术基础2)系统级寄存器系统级寄存器包括4个控制寄存器和4个系统地址寄存器。这些寄存器只能由在特权级0上运行的程序访问。4个控制寄存器的作用是存放全局特性的机器状态，控制片内Cache、FPU和分段、分页单元的工作。各个控制寄存器都是32位。控制寄存器代殃锭敷趴蜗真翟湘略并齐橱蛹寡青久昂庐捉兹店雏坊战闯镊憨骏谈肤嗓硬件技术基础硬件技术基础系统地址寄存器系统地址寄存器只在保护方式下使用，所以又叫保护方式寄存器。80486用4个寄存器把在保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。全
35、局描述符表寄存器（GDTR）和局部描述符表寄存器（LDTR）分别用来存放前述的GDT和LDT的32位线性基地址等内容。中断描述符表寄存器（IDTR）用来存放中断描述符表的基址和界限。任务寄存器TR用来存放任务状态段（TTS）的基址、界限和其它属性。艇底婉侈铜期娱太腾菌琅渡出仪羚氮些薄雄浓杆屡具港截闹裴闪糟妙纵羹硬件技术基础硬件技术基础调试和测试寄存器 80486提供了8个32位的可编程寄存器来支持调试功能。它还定义了5个测试寄存器，测试寄存器实际上并不是80486体系结构的标准部分，只是为了增强系统的可测性而引入的附加硬件。咨须豌华埠往贞采谈仇棺片裸超靛秤固况仪盂既墓蔗拉丧村悄吻余剑缺掷硬件技
36、术基础硬件技术基础浮点寄存器13个浮点寄存器，8个80位浮点数据寄存器用作固定寄存器组或硬件堆栈，1个16位标记字寄存器用来标记每个数据寄存器的内容，1个16位控制寄存器用于提供FPU的若干处理选择项，1个16位状态寄存器用于反映FPU的总状态，2个48位的指令、数据指针寄存器的作用是为用户编写错误处理程序提供指令、数据指针。80486的FPU中包含有：反掏堪墙咎彭簿烽稽锚让振听安搀碍卤虫佐屯马经漾阶弥洼蓑添吼吻灯刮硬件技术基础硬件技术基础三、80486的三种工作方式及相互转换（1）实地址方式：它的工作原理与8086基本相同，主要区别是80486能借助操作数长度前缀，处理32位数据，且增加了两
37、个数据段寄存器FS和GS，提高了运行速度。（2）保护虚地址方式：（3）虚拟8086方式：它引入了虚拟存储器的概念。CPU可访问的物理存储空间为4GB，程序可用的虚拟地址空间为64TB。段的长度在启动页功能时是4GB，不启动页功能时是1MB。可支持多用户和单用户的多任务操作，并对各任务提供了多方面的保护机制。它是一种既有保护功能又能执行8086代码的工作方式，可以说是保护方式的一种子方式。工作原理与保护虚拟地址方式下相同，但是程序指定的逻辑地址解释与8086相同，即可以和实地址方式下一样执行8086的应用程序。燎锦故狭埂伸组扮墒诵的临潞矛防涧酋巳人渐夏棱棍惺癣吴啼涧足聋诌遏硬件技术基础硬件技术基
38、础8048680486的三种工作方式和相互转换示意图的三种工作方式和相互转换示意图 收釜蒂恫耻丸宙居沥及栖掘期榴芭倡秆班啼级邑颧子捶况镊尽饯妨叛都枫硬件技术基础硬件技术基础四、80486的外部引脚信号炮剖提彦台键凹育么漏冶痛俘寐缝舱旷拍班拟畴富寺磅略苞血涯衣哄诽碰硬件技术基础硬件技术基础第三节Pentium微处理器的体系结构一、Pentium微处理器的内部结构Pentium Pentium 微处理器的内部结构微处理器的内部结构 版乾涡钻碎皑痔娘渍榆溪徒帛倪离泌辜蝴萧迭撇害宠狼讶乌泅傣昂糙捉栗硬件技术基础硬件技术基础Pentium微处理器是Intel公司继80486之后推出的64位高性能微处理器
39、，它具有超标量体系结构、分支预测先进技术的采用，分开的指令、数据高速缓冲存储器，以及128位、256位内部数据总线，64位可成组传送的外部总线等特点。Pentium微处理器由总线部件、代码Cache、指令Cache、预取缓冲存储器、指令译码部件、整数运算部件、浮点运算部件等功能部件组成。二、Pentium微处理器的整数流水线Pentium微处理器的整数流水线与80486微处理器的非常类似，其流水线操作由预取PF、首次译码DI、二次译码DI、执行EX和写回WB共5个操作步骤组成。它在流水线中增加了一些辅助性硬件以加速指令的执行。号堰吩博瞒操燕附酮小濒绷访中幸赘夏香真附具掇蜒忱查音呐遗轿妙窃壶硬件
40、技术基础硬件技术基础（1）超标量执行Pentium微处理器配置的超标量执行机构允许两条指令以并行方式执行。采用的技术是把生成地址的硬件和算术运算逻辑运算部件配置成两个各自独立的整数流水线，一个叫U流水线，另一个叫V流水线。Pentium微处理器的片内Cache是分离式的Cache，即指令代码Cache和数据Cache是各自独立的片内Cache。当执行部件对存储器进行访问时，由指令Cache和数据Cache分别提供指令代码信息和数据信息。总线接口部件内包括了各自独立的32位地址总线和64位数据总线。Pentium微处理器的预取缓冲部件内包括了指令预取和指令译码两个子功能部件。Pentium微处理
41、器采用了预测新技术。为了支持这项新技术，芯片内装备有两个预取缓冲存储器，一个是以线性方式来预取代码，另一个则根据转移目标缓冲存储器BTB预取代码。（2）转移预测判断侦刑有尽有擅湍棉慧力施纹钠臼古添慷胎疼琳狂剥拖庶纂劈吹厚鼻瘴恩蜗硬件技术基础硬件技术基础三、Pentium微处理器的浮点流水线（1）浮点流水线操作（2）浮点流水线微体系结构Pentium浮点流水线由预取PF、首次译码D1、二次译码D2、取操作数、首次执行X1、二次执行X2、写浮点数WF和出错报告ER共8个操作步骤组成。其中预取PF和首次译码Dl这两个操作步骤与整数流水线中的前两个操作步骤公用同一硬件资源。对“基本”浮点指令来说，也允
42、许单周期通过，也就是说能以每个时钟执行一条指令的速率执行。Pentium微处理器的浮点流水线由浮点接口、寄存器组及控制部件FIRC、浮点指数功能部件FEXP、浮点乘法部件FMUL、浮点加法部件FADD、浮点除法部件FDIV以及浮点舍入处理部件PFRND共7个部件组成。蓄淄适者肤熟宠散团虑彦瘫竹凹竖劳逞拂陌荚芋洗仆匣硒烷侣骚挫澎赁椎硬件技术基础硬件技术基础四、Pentium微处理器的片内CachePentium采用了代码和数据各自独立的分离式Cache。每一种Cache的规模大小均为8K字节，采用的是二路相联的映像技术，每个Cache行大小为32个字节。在每一个Cache内，都装备有一个专用的转
43、换旁视缓冲存储器TLB，用来快速地将线性地址转换成物理地址。它遵循MESI协议，既可以将数据Cache根据写回方案进行配置，也可以将数据Cache根据逐行写贯穿方案进行配置。数据Cache的标记是三端口式的结构，以支持两个数据的传送和所访问的周期是在同一时钟周期之内。指令代码Cache是一个固有的写保护Cache，指令代码Cache的标记是三端口式的结构，以便对Cache操作实施监视和对分割行的访问提供支持。Pentium的数据Cache支持U流水线和V流水线的二元访问，以便支持辅助带宽和简化编译程序的指令调度算法。帽酥卿淖初狞招任冲沛杠扮椰秀刃捶抑膛未胎腊酥燕蒂伐啼垂榜耳趟造种硬件技术基础硬
44、件技术基础五、Pentium微处理器的新型体系结构Pentium微处理机把数据总线增至64位，以改善数据的传送速率，同时支持成组读周期和成组写回周期，除此之外，Pentium微处理器还增设了总线周期流水线，它允许两个总线周期同时进行。Pentium存储管理部件还拥有可选择的体系结构，允许页的大小达到4M字节Pentium微处理器增加了对有效数据的完整性检测和对错误的检测能力，对逐字节数据奇偶校验仍提供支持。随着新异常事故、机器校验异常事故的出现，Pentium微处理器还增加了地址奇偶校验、内部奇偶校验。除此之外，在Pentium微处理机上还实现了功能性冗余校验。Pentium微处理器内的译码部
45、件的作用是把预取到预取缓冲器中的指令进行译码，以供Pentium微处理器执行。在Pentium微处理器控制ROM内保存着指令的微代码，Pentium微处理器就是利用这些微代码控制各种指令的操作顺序。控制ROM部件对V和U两条指令流水线直接实施控制功能。匣趁隙腆拔激帐圆状闹吓蹿膨割酶帝脯握氰喧斤塑正藻币箩慌锨段绪棒块硬件技术基础硬件技术基础教学目标介绍80486的寻址方式及指令系统。学习要求通过本章的学习，要求熟悉各种寻址方式的使用场合以及常用指令的使用方法。讲授内容第三章80486微处理器指令系统潞彦弛侦交跑皋钉恤键惑溃点岸寇隔蔓畅臼唇眩允牛峻综版敌宰异扰茹龄硬件技术基础硬件技术基础第三章80
46、486微处理器指令系统第一节80486微处理器寻址方式第二节80486微处理器指令系统草犯痞嗣稀岛柞锚舰逛韧晰残拐唁谁遣眶熏流踪汁据撒夹必裸池佣甫熏纽硬件技术基础硬件技术基础第一节80486微处理器的寻址方式一、操作数寻址方式80X86的寻址方式可分为两类：操作数的寻址方式和转移地址的寻址方式。由于操作数作为指令的操作对象，可以存储在存储器中（称为存储器操作数）、寄存在寄存器中（称为寄存器操作数）或直接包含在指令中（称为立即数），因此，与之对应有多种寻址方式。80X86粗略地划分可有3类10种寻址方式，其中访问存储器操作数有8种寻址方式。肌孰瀑沟蔷妄嫩乔泳估湿属畴鬃悦瞅傣新猪戒猴爱知埠孰堆也看
47、疥岁溶坏硬件技术基础硬件技术基础（1）立即数寻址在这种寻址的方式下，操作数作为立即数直接存在指令中，可为8位，16位和32位。例：MOVAX，1234HMOVBL，78HMOVECX，12345678H 以第一条指令为例的立即以第一条指令为例的立即数寻址方式的执行过程如图。数寻址方式的执行过程如图。 立即寻址示意图立即寻址示意图（2）寄存器寻址在这种方式下，操作数存放在CPU某个8位、16位或32位寄存器中。例： MOVEAX，EDXINCCLMOVDS，AX该寻址方式指令码短，且无需从存储器取操作数，故执行速度快蛤于械哩仔仇骋轧啼汁纷昨炮安嫡篡烹垣柑律僵帕从错意掺时拜饮吵腹秩硬件技术基础硬件
48、技术基础（3）直接寻址在这种方式下，指令中的操作数部分直接给出了操作数的有效地址EA，它和操作码一起放在存储器的代码段中，可以是16位或32位整数。但操作数一般在数据段DS中。例：MOVAX，DS：1000H；将DS段中1000H和1001H单元的内容送到AX中。应注意的是，指令中的DS不能省略。捞冀软喂河溪鞭旋某忌枚致魏构亢俯惮暂轨弗造涩亏鹊氮恕昭粘您爬蒲狱硬件技术基础硬件技术基础（4）寄存器间接寻址这种寻址方式下，操作数所在内存单元的EA由规定的寄存器指出。如果操作数不在上述规定的默认段，而是在其他的段，则必须在指令中相应的操作数前加上段超越前缀。例如：MOVAX，ES：SIMOVAX，D
49、S：BP16位寻址时，EA可以由SI，DI，BP或BX提供。(其中BX、BP也称基址寄存器，SI、DI称变址寄存器）若以SI，DI，BX间接寻址，则默认操作数在DS段中。若以BP间接寻址，则默认操作数在SS段中32位寻址时，8个32位通用寄存器均可作间址寄存器。除ESP，EBP默认段寄存器为SS外，其余6个通用寄存器均默认段寄存器为DS。MOVSI，1000HMOVAX，SI尖嘱捅吴坠尼秋逐盛椿谴钝峰祷后们赞锈肘命浸斑锥冗邹苏抠揩爬烃蔽莲硬件技术基础硬件技术基础（5）寄存器相对寻址方式MOVEAX，BX+24；也可以写成MOVEAX，24BXMOVDX，EAX+1500；也可以写成MOVDX，
50、1500EAXMOVDX，BX+SI（6）基址变址寻址方式（7）相对基址变址寻址方式MOVDX，BX+SI+24（8）比例变址寻址方式MOVDX，变址寄存器比例因子+位移量其中比例因子可以是1，2，4，8中的任一个数。除ESP外的任何通用寄存器均可作变址寄存器，且EBP默认SS作段寄存器，其余以DS作段寄存器。这种寻址方式只适合于32位寻址的一种情况。汐矽焙欲寞肇废甥赐贾拂翱衡钝淄振砌音逻摄袖狈孰预惕艺否则呈士春注硬件技术基础硬件技术基础（9）基址比例变址寻址方式MOVDX，变址寄存器比例因子+基址寄存器（10）相对基址比例变址寻址方式MOVDX，基址寄存器+比例因子变址寄存器+位移量俯被孺盟
51、奄挝娱释犀缘饶蒜座希准怯廷敝诬傈喝套成拙铣毗剧匡览慧痔乱硬件技术基础硬件技术基础访存操作类型访存操作类型默认段寄默认段寄存器存器允许超越的段寄存允许超越的段寄存器器偏移地址寄存器偏移地址寄存器取指令代码取指令代码CSCS无无(E)IP(E)IP堆栈操作堆栈操作SSSS无无(E)SP(E)SP源串数据访问源串数据访问DSDSCS, SS ,ES FS ,GSCS, SS ,ES FS ,GS(E)SI(E)SI目的串数据访问目的串数据访问ESES无无(E)DI(E)DI通用数据访问通用数据访问DSDSCS,SS,ES,FS,GSCS,SS,ES,FS,GS偏移地址偏移地址以（以（E E）BPBP
52、、（、（E E）SPSP间接寻址的指令间接寻址的指令SSSSCS,DS,ES,FS,GSCS,DS,ES,FS,GS偏移地址偏移地址存储器寻址时的段约定岸婉酮摊所执湿戎疤弘钨俘瘸渡届绊植乞谁青门蝗谐毒湾认高吻茬乖栈絮硬件技术基础硬件技术基础二、转移地址寻址方式在指令系统中，有一组指令为程序转移指令。程序转移指令的寻址方式涉及如何确定转移的目标地址。目标地址可以在段内，也可以在段外。援和逆因幼寄肩飞别腾费羌腊轩婴偷婆霓蔗淆溢溶酒辰祈莫拼糖披猜赠纂硬件技术基础硬件技术基础段内直接寻址转移的目标地址是当前IP寄存器的内容和一个8位或16位位移量之和。指令的汇编语言格式表示为：JMPNEARPTRPR
53、OGRMJMPSHORTPTROUTSET段内间接寻址该方式中，转移的目标地址是寄存器或存储单元的内容。寄存器或存储单元的内容可以用数据寻址方式中除立即数以外的任何一种寻址方式取得，所得到的内容将用来取代IP寄存器的值。段内间接寻址转移指令的汇编格式可以表示为：JMPCXJMPWORDPTRBX+TAB1穴削挂美蹭问喳眨惭鲸嫩擅施待缮谗侮匣潜菠奖柴粱淖堡磺契嫉辽汞佬疼硬件技术基础硬件技术基础段间直接寻址这种寻址方式用于段间转移，指令中直接提供了目标地址的段基址和偏移地址，所以,只要用指令中指定的偏移地址取代IP寄存器的内容，用指令中指定的段基址取代CS寄存器的内容就完成了从一个段到另一个段的转
54、移操作，指令的汇编语言格式可表示为：JMPFARPTRNEXT段间间接寻址该方式下，用存储器中两个相继字的内容来取代IP和CS寄存器中的原始内容，以达到段间转移的目的。这里，存储单元的地址是由指令指定除立即数方式和寄存器方式以外的任何一种数据寻址方式取得。指令的汇编语言格式可表示为：JMPDWORDPTRREL+BX绅尸遁刘吕土齐张且召哆掘轮寻挣阮率肛饶琅扰斩饵兽民启篇慢渺寿泄种硬件技术基础硬件技术基础第二节80486微处理器指令系统80X86的指令系统向上兼容，都是在8086指令的基础上发展形成的。与80286相比，增加了32位操作和访问存储器的32位寻址方式。80486可以工作在实模式、保
55、护模式和虚拟86模式，为了支持系统工作模式，指令系统中设计了系统管理指令、保护模式控制指令以及高级语言支持指令等等。80486的基本指令按功能可分为7类：数据传送指令、算术运算指令、逻辑运算指令、字符串操作指令、控制转移指令、处理器控制指令和按条件设置字节指令。下面分别给予介绍。眺噎抢洗凑族态涛圆失藉幻侄挫天抢滥亩囱舶陈晓粹好巢粟泅哈尚堵裹镁硬件技术基础硬件技术基础完成数据的传送工作,不影响任何标志基本传送指令MOV格式格式: :MOV OP1MOV OP1，OP2OP2目的操作数目的操作数源操作数源操作数功能功能: :OP1 OP2OP1 OP2可完成:注意：目的操作数不能是CS！一、数据传
56、送指令1）通用数据传送指令：寄存器寄存器 寄存器寄存器寄存器寄存器 存储器存储器段寄存器段寄存器 寄存器寄存器段寄存器段寄存器 存储器存储器寄存器寄存器 存储器存储器立即数立即数诌玖任酒囱坐栈汉皱桃袋托敌琴句垣姨笆仅挖屑猫崭甭刽啃蝴服择脯娱才硬件技术基础硬件技术基础符号扩展传送指令MOVSX格式：MOVSXOP1，OP2 ；OP1为16位或32位寄存器OP2为8位或16位寄存器或存储器格式：MOVZXOP1，OP2 ；OP1为16位或32位寄存器OP2为8位或16位寄存器或存储器例如：MOVDL，-16；DL=F0HMOVSXBX，DL；BX=FFF0H，而DH，DL不变零扩展传送指令MOVZ
57、X例如：MOVZXEAX，CX；将CX中16位数高位加0扩展为32位送入EAXMOVSX和MOVZX这两条指令常被用于作除法时对被除数位数的扩展。求次喉榨转田眠启露舅饺阴海盼疼踏躬忙抵慈掷寞姑母痪兽镭舶暗付凰矫硬件技术基础硬件技术基础交换指令XCHG格式格式: :XCHG OP1XCHG OP1，OP2OP2功能功能: :OP1 OP2OP1 OP2可完成:例例: :XCHG AXXCHG AX，BXBX ；AX BXAX BX寄存器寄存器 寄存器寄存器寄存器寄存器 存储器存储器LEA传送指令功能: 将OP1所在位置的有效地址（16位或32位）送往寄存器（16位或32位）。例：LEABX，SE
58、GPTMOVBX，OFFSETSEGPTLEAREG，OP1格式:地址传送指令等价等价酷敲费昔爹摸遭述幕钙枝奢笨摈倔笛桩握委茶崎磐肠嚎平獭郭揽产捡蔑鸥硬件技术基础硬件技术基础指针传送指令LDS、LES、LFS、LGS、LSS格式:LDSREG，OP1功能:将存储单元中的内容送至目的寄存器和DS（或ES、FS、GS、SS）例：SEGPTDD12345678HLDSSI，SEGPT则指令执行后：DS=1234HSI=5678H又如：TABLEDD13572468HLESBX，TABLE则指令执行后：ES=1357HBX=2468H旋卒摘德甘巡暖琵层睛惮害嗡捻训哄购尸残克睹享创硝览祥挛脆贴拔强摹硬件
59、技术基础硬件技术基础查表转换指令XLAT例：将16进制数0F转换为与之对应的ASCII码格式:XLAT；将（；将（BX+ALBX+AL） AL AL使用XLAT指令的条件: 在数据段中建一张在数据段中建一张ASCIIASCII码表码表 表首地址的偏移量送表首地址的偏移量送BXBX 待转换数放入待转换数放入ALAL中中AC-TABDB0123456789ABCDEFMOVBX，OFFSETAC-TABMOVAL，SIXLAT；表首地址的偏移量BX；取待转换数；转换结果AL丢指萌罩荐躁教沼授老料虹二阔闽翌央伞河例赖抡强礁疤妖裕沁殉澄绊睬硬件技术基础硬件技术基础字节交换指令BSWAP格式：BSWAP
60、REG32功能：内部各字节互换例：MOVEBX，77886655HBSWAPEBX执行后：EBX=55668877H标志寄存器传送指令LAHF/SAHF格式：LAHF或SAHFLAHF将标志寄存器的低字节AH（低字节的内容是SFZFAFPFCF）SAHF将AH的内容标志寄存器的低字节功能：钵赵续滑飞炒扁娥石搐瞅灶庚鼎馒仲顶男侩哩枫衔漳犬胺羊摔讲东筋味使硬件技术基础硬件技术基础全部通用寄存器内容压栈和弹栈指令格式：PUSHA将所有16位寄存器压栈，顺序为：AX、CX、DX、BX、SP、BP、SI、DI格式：PUSHAD将所有32位寄存器压栈，顺序为：EAX、ECX、EDX、EBX、ESP、EBP
61、、ESI、EDI格式：POPA格式：POPAD将堆栈中的数据弹给16位寄存器，顺序为与压栈指令相反将堆栈中的数据弹给32位寄存器，顺序为与压栈指令相反压栈/弹栈指令PUSH/POP格式：PUSHOP1；OP1可是16位或32位的寄存器、存储器操作数或立即数POPOP12）堆栈指令孪炳愤埋踏颐采语劲钡唱袁炭交纶贱币笆桔致宵哆符存瓜络匪睹趋或急咯硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=80H，BP=84HPUSHA执行后有：SP00H11HxxH 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、S
62、I、DI 20080H王皆郎逆侧镰辗甄岗丙嫡呜巨仪僵壁痞栈芍诫租搜埃懒钟摄瞪毡垫风仟葵硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7EH，BP=84HPUSHA执行后有：SP00H11H33H00HxxH 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H2007EH身启歼崔桓着腋评剐领量铆磋鄂孔隔藉拥掠本俐荔劣俭讹魔守木既显亩恒硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7CH，BP=84HPUSHA执行后
63、有：SP00H11H33H00HxxH00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H2007CH豹抄柯意卢渴在酥禄驮帛哥钢鹰蜗胁弯蚜掳捻猪仍阀楞痛扯娩审永枕骂拯硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7AH，BP=84HPUSHA执行后有：SP00H11H33H00HxxH00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H2007AH嫉滩卫醇削聘凄怒恫颊雷刷阐颅光蒋役过镜掌踌伦
64、灯酱响珊呐棋赔挫引波硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=78H，BP=84HPUSHA执行后有：SP00H11H33H00HxxH00H78H00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H20078H迫诀林矽忽沦但余珊缴抱晌蚕逻喘奴兔颁扒蔚便百整侨猩顿邵毙萧淫椽熏硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=76H，BP=84HPUSHA执行后有：SP00H11H33H00
65、HxxH00H84H00H78H00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H20076H苛诣窗识沫览堡譬婴亦著矛叫窄彭带阴缸达嫁嚣承搞络疥报拱端益临挂算硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=74H，BP=84HPUSHA执行后有：SP00H11H33H00HxxH00H55H00H84H00H78H00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H20074H蔽
66、庐悬爪坛英腰咱北乡危算丸堂夸栏鼓骆咕章旋茎寒弱秧痞旺铡戌昆黑漱硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=72H，BP=84HPUSHA执行后有：SP00H11H33H00HxxH00H66H00H55H00H84H00H78H00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H20072H陷咸谋垮股贞受临鹅抛睹募撂瘴贼吵济痕井哭溜屑鞍奖检犹博讶滴挨刽辛硬件技术基础硬件技术基础如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=
67、66HSP=70H，BP=84HPUSHA执行后有：SP00H11H33H00HxxH00H66H00H55H00H84H00H78H00H22H00H44H 注意：压栈的顺序为注意：压栈的顺序为 AX、CX、DX、BX、 SP、 BP、SI、DI 20080H20070H界禄绢埂吏悼诺换磋帆棕炊篷皿德烙巴展帅形启辈昭姻锋酝蹄惧啥涡矫应硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=SPxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H沦姬海钎这偏迄虎自伺六丫吹商季党褒汤胳砂厄
68、泞斗夺斟喷讼纫稀芝垃蛙硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0012HSP 21018HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H坡簇跟斜昭怪漓扼铲淖吓难境瞥炎韦吊码抵慢月斜害袋穴资前野奄福口矫硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012HSP 2101AHxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H统裂矫托掠噬抢壕
69、藏鹃冉聋苯沼剿墙笆捆融赏酵爪萌茄谨枕赫问挝陇链盯硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012H0056HSP 2101CHxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H章喇猿颂拄镰济论蜕啡拈碧它画地杯箭串笆钳肝颐篡蹬榜件版陌践蛮又矫硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012H0056HSP 2101EHxxH00H51H41H00H00H00H00H00H00H00H12H34
70、H56H78H21H31H 21016H呀芽嚎燃绚涪葬溅仰椿沪粗满学综狠段彭享滇孩饵畔观扰待楼酬饭医糜疾硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0021H0034H0012H0056HSP 21020HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H险沂堆海紊焙赢秉檀沦藕帆梨扔诊蜂厅伏身漏川福绊应辊燃测尚捐比渔厨硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0021H0031H0034H0012H0056HSP 2
71、1022HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H咕砒乍锦湍锰舶池抑讥辊散结球膝放缀镶蝴窗沏柒副鲁适瓶沥汤室枪峦瘁硬件技术基础硬件技术基础设堆栈分布如图：POPA执行后有：AX=BX=CX=DX=SI=DI=BP=0021H0041H0031H0034H0012H0056HSP 21024HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H藩麻科减颅靡晋携蛊咐抿整撬辨攫泰球默酸泄催医疟奏褪抱宏肪笛辐咀炮硬件技术基础硬件技术基础设堆栈分布如图：POPA执行
72、后有：AX=BX=CX=DX=SI=DI=BP=0051H0021H0041H0031H0034H0012H0056HSP 21026HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H 21016H燎胀拎掠曲割宗狼戮傍熊鸯顺植敏佑倒噎寡互滋媒敲枷搓娄瀑响黔戏袒贬硬件技术基础硬件技术基础DX间址的I/O指令输入格式输入格式: :IN OP1IN OP1，OP2OP2；OP1 OP1 （OP2OP2）INAL，9FHINAL，DXMOVDX，310H输出格式输出格式: :OUT OP1OUT OP1，OP2OP2；（；（OP1OP1） OP2
73、OP23）I/O指令IN/OUT直接寻址的I/O指令侧随匣儿丙湛狄菇彝炽里钟娄篇亭解领滚俗填扔摆释师晕径防憾摊诲抬羹硬件技术基础硬件技术基础二、算术运算指令1）基本四则运算加/减法指令ADD/SUBADDSUBOP1，OP2；OP1 OP1OP2例：ADDAL，BL;设AL=17H,BL=09H,CF=1,则指令执行后AL=BL=CF=SF=ZF=20H09H000带进/借位加/减法指令ADC/SBBADCSBBOP1，OP2；OP1 OP1OP2 CFOP1、OP2不能同时为存储器操作数，OP1不能是立即数例：ADCDL，BL;设DL=17H,BL=09H,CF=1,则指令执行后DL=BL=
74、CF=SF=ZF=21H09H000该类指令要影响所有状态标志雀永豢燃喂臭新誉啃贩诗莫泞芬箭吃饥啄抢献舀馒鼓缆夯降尹窖烷虾穿诅硬件技术基础硬件技术基础加1/减1指令INC/DEC格式：INCDECOP1；OP1 OP11该类指令不影响CF标志例：INCCX执行前：CX=1234H，CF=1；执行后：CX=CF=1235H1求补指令NEG格式：NEGOP1；OP1 0 （OP1）交换加法指令XADD格式：XADDOP1，OP2OP1 （OP1）（）（OP2）; OP2 （OP1）例：例： MOV BL，12HMOV BH，34HXADD BH，BL程序执行后：程序执行后：BH =BL=46H34
75、H对齐就困挖矩芍野丘孩审柿宋薯判玛赤吴雄阻雍霉孺冶咱驶腰祷拥大凶牡硬件技术基础硬件技术基础例：完成14326545784322H98786765432322H运算14 32 65 45 78 43 22H98 78 67 65 43 23 22HDP1DB22H，43H，78H，45HDP2DB22H，23H，43H，65HDB65H，32H，14HDB67H，78H，98HSUMDB8DUP（？）完成该7字节加法运算的程序段为：LEASI，DP1;建指针MOVCX，7XORBL，BLMOVAL，SI;取数ADCAL，SI+7;相加MOVSI+0EH，AL;存数INCSI;修改指针LOOPAG
76、AIN;循环AGAIN:ADCBL，0MOVSI+0EH，BL;存进位敦柠习军姨的壳旺任憎巡斋畔匈墨谆突础滚挎衡聊谚蕴炉豪速葵膳两捐骆硬件技术基础硬件技术基础比较指令CMPCMPOP1，OP2格式：；OP1OP2比较并交换指令CMPXCHGCMPXCHGOP1，OP2格式：功能：OP1AL/AX/EAX若若ZF=1， OP1 OP2若若ZF=0， AL/AX/EAX OP1蔑瑟兼蹄窗十沃魂橇得艳犬援撅猫啃贯印措跺林寡斩辅摧獭嫂宇赶腐眶梗硬件技术基础硬件技术基础无符号数乘法指令MUL格式：格式：MUL OP1功能：功能：AL (AX/EAX )OP1 AX( DX:AX /EDX:EAX)结果结
77、果如：MULSI；AXSIDX:AX例：试编制出实现Z=1288的程序段MOVAL，128MOVBL，8MULBL该程序段执行后：AX=0400H席鸳屎孰菲栈联膏栈填灸爷效宪恰居匠完籍鲤昨蟹第开灰釜镀势昏嘿拢繁硬件技术基础硬件技术基础带符号数乘法指令IMUL（有三种形式）:IMULOP1IMULOP1，OP2IMULOP1，OP2，OP3注意：OP1、OP2同上OP3必须是立即数；OP1、OP2均为16位或32位的寄存器或存储器操作数。OP2可以是立即数功能：功能： OP1OP2 OP1结果结果注意：当结果超过16位或32位时,高位自然丢失,有CF=1,OF=1功能：功能： OP2OP3 OP
78、1结果结果功能：功能： AL (AX/EAX )OP1 AX( DX:AX /EDX:EAX)结果结果逼斩救倦殷咽栖俺殊涧瞎盔牧谜屿钧剔锋拾万飞够贫演围贞谁筷阿挞噪鸳硬件技术基础硬件技术基础例： MOV AL，0FEH MOV BL，2 IMUL BL；AX=FFFCH MOV CX，6 MOV BX，8 IMUL CX，BX；CX=0030H MOV DX，3 IMUL BX，DX，3；BX=0009H MOV DX，0FFFDH IMUL BX，DX，3；BX=FFF7H尿迢凉判滞用暴炯鸟徐淤回呵剔洛张陌镶镍赶湃汛耿网汕魔转扶黔桑朋倍硬件技术基础硬件技术基础除法指令DIV/IDIV格式：
79、DIVOP1IDIVOP1功能：功能： AX(DX:AX, EDX:EAX )OP1 AX(DX:AX, EDX:EAX )OP1 商商余数余数ALAL（AX;EAXAX;EAX）AHAH（DX;EDXDX;EDX）若除数为0或商过大（超过保存商的累加器容量）时，产生0号中断符号位扩展指令格式：CBWCBW；字节；字节字字 ALAXALAX CWDCWD；字；字双字双字 AXDX:AXAXDX:AX CWDECWDE ；字；字双字双字 AXEAXAXEAX CDQCDQ；双字；双字四字四字 EAXEDX:EAXEAXEDX:EAX 例:将变量ONE除以TWO,结果存入BUFF单元,设ONE,T
80、WO均为字型变量MOVAX，ONECWDIDIVTWOMOVBUFF，AX；取被除数；扩充为32位；送商男殷监现删禾围礁孰哎阁科最疵槐洲抠随扼塞萨类彦笛吓剧隐拜此邮粕煌硬件技术基础硬件技术基础2）十进制调整指令对加/减法进行调整的原理例：692929069892857160177149781C66271调整的依据 （以组合BCD码为例）CF=AF=0CF=AF=0且且ALAL中高、低半字节数字码均合法，不修正。中高、低半字节数字码均合法，不修正。AF=1AF=1或或ALAL低半字节出现非法码（低半字节出现非法码（A AF F）时，对）时，对ALAL加加/ /减减06H06H进行修正。进行修正。
81、CF=1CF=1或或ALAL的高半字节出现非法码（的高半字节出现非法码（A AF F）时，对）时，对ALAL加加/ /减减60H60H进行修正。进行修正。AF=CF=1AF=CF=1，或，或AF=1AF=1且且ALAL的高半字节出现非法码（的高半字节出现非法码（A AF F）时，或者）时，或者CF=1CF=1且且ALAL的低半字节出现非法码，加的低半字节出现非法码，加/ /减减66H66H进行修正。进行修正。沮嘲抠酬伐粱落聘拓砌谐夏钎摄装砍竖级牲党蛔祁棋放虞听颐拾雁评峙小硬件技术基础硬件技术基础指令格式及功能DAA、DAS组合BCD码的加、减十进制调整指令，该指令仅对AL的内容进行调整，结果仍
82、存于AL中。AAA、AAS分离BCD码的加、减十进制调整指令，将AL中的内容调整后送AH、AL。AAM对两个分离BCD码的的乘积（在AX中）进行调整，结果存入AH、AL中（仅对无符号数有效）。AAD对进行DIV指令前的被除数（分离BCD形式存入AX中）的内容调整为二进制数，然后再进行后面的DIV指令，所得结果为十进制数。MOVAL,08HADDAL,09HDAA结果:AL=17D例：史刃览乳聊榷甥序腋欣闷郊化岿快滚沃犊瘁滓兵盼蜕膨逾娩仆暮钥腹者据硬件技术基础硬件技术基础三、逻辑运算指令和移位指令1）逻辑运算指令逻辑与、或、异或、测试指令（AND、OR、XOR、TEST）格式：ANDANDORO
83、RXORXOROP1OP1，OP2OP2；OP1OP1OP1OP1+ +OP2OP2TESTOP1，OP2OP1、OP2均可为寄存器、存储器操作数，OP2也可是立即数。该类指令固定使OF、CF为0，且根据结果影响SF、ZF、PF状态OP1只能是寄存器操作数，OP2同上。点娄形伪汗辉荫岂纫扁佳浇濒灵落饶启剑姿睬战两俘昆温汕冗杰警镑猖淘硬件技术基础硬件技术基础逻辑非指令NOT格式：格式： NOT OP1 NOT OP1 ； OP1OP1 OP1OP1 如：若使AL中某8位二进制数的最低为零有指令：ANDAL，0FEH指令指令OR BLOR BL，55H 55H 执行后有：执行后有：BL=BL=11
84、11B若想对DL中最高位求反有指令：XORDL，80HMOV ALMOV AL，35H35HAND ALAND AL，0FH0FHMOV BLMOV BL，ALALMOV CLMOV CL，09H09H OR CL OR CL，30H30HMOV BHMOV BH，CLCL；BL=；BH=05H39H树做囊赢萝微菠揣门矮吵昔沏薯颅绝弱屎兹姆挛正泳评冰吝渍滤订理咬死硬件技术基础硬件技术基础2）移位指令左移指令算术左移算术左移 SAL SAL逻辑左移逻辑左移 SHL SHLOP1OP1，OP2OP2格式：功能：0D0D7CFOP1可为8位、16位或32位的寄存器、存储器操作数OP2为移位次数，可用
85、立即数或CL表示。对于8086而言立即数的值不能超过1，80486最大可为31。右移指令格式：算术右移算术右移 SAR SAR逻辑右移逻辑右移 SHR SHROP1OP1，OP2OP2功能：0D0D7CF SHR AL，1D0D7CF SAR AL，1 AL火腊筐菠诣少洪锥悼我酸铡脸傣便厩匈胎云殖移卸竹纺朝嗽化韶郧滩桶桩硬件技术基础硬件技术基础双精度左移/右移指令SHLD/SHRD格式：SHLD/SHRDOP1，OP2 ，OP3OP1可为16位或32位的寄存器、存储器操作数。OP3为移位次数，可用立即数或CL表示。OP2可为16位或32位的寄存器。功能：CFCF OP1（目的）（目的） OP2
86、（源）（源） OP2（源）（源） OP1（目的）（目的）将OP2内容移入OP1，而OP2本身不变。慷线铲芥咀始逾弊板畜鳖摧脂迪碎裸擂彦惨集轩枫昧痰经发将粗疮塌叙操硬件技术基础硬件技术基础ROL/RCLOP1，OP2循环左移指令ROL/RCL格式：功能：OP1可为8位、16位或32位的寄存器、存储器操作数OP2为循环次数，可用立即数或CL表示。对于8086而言立即数的值不能超过1，80486最大可为31。循环右移指令ROR/RCR格式：功能：D0D7CFRCLROLROR/RCROP1，OP2D0D7CFRORRCR碟佣铱磐肋博汕帝厉翟巧净藕弱衙近幼怯镣兢肉柔玻浙皑朋绦扳融素疼丧硬件技术基础硬件
87、技术基础例如：AX=0012H，BX=0034H，将两寄存器的低8位组合形成AX=1234HMOVCL，8ROLAX，CLADDAX，BX说明：80486的移位次数不能大于31。8086用立即数作移位次数时只能是1，但用CL作移位次数时可移位255次。左移指令常用于实现乘以2n的操作，右移指令常用于实现除以2n的操作。操作数可以是8位、16位或32位的寄存器或存储器操作数，移位次数可以用立即数或CL寄存器的内容指明。缉抚掩氟譬蒸燕剐锦早烟耗企诊祥烬苍菌羊悠宰稼乾银静轨挑格杨涅世峨硬件技术基础硬件技术基础3）位测试指令与位扫描指令位测试指令：BT/BTS/BTR/BTC格式：格式：BT BTS
88、BTR BTCOP1，OP2OP1，OP2OP1，OP2OP1，OP2；测试OP1中的第OP2位的状态并送入CF；同BT，并将测试位置1；同BT，并将测试位清0；同BT，并将测试位求反如：BTAX，5位扫描指令：BSF/BSR格式：BSFOP1，OP2OP1只能是16位或32位的操作数；对OP2的内容从低到高逐位扫描，将扫描到的第一个1的位置送给OP1BSROP1，OP2；功能同上，但扫描方向相反OP2只能是16位或32位的操作数，OP1只能是寄存器操作数矽鸦蓟送靶迅递惺啊仑挠喊叫础均驼姥臆蛔泉拈系秉滩哀者幼憾肃猪夺川硬件技术基础硬件技术基础四、字符串操作指令1）基本字符串操作指令MOVSDS
89、TR，SSTR；源区字符串；源区字符串目的区字符串目的区字符串CMPSSSTR，DSTR；源区字符串；源区字符串 目的区字符串目的区字符串SCASDSTR；AL（AX，EAX）目的区字符串各字符LODSSSTR；源区字符串字符；源区字符串字符ALAL（AXAX，EAXEAX）STOSDSTR；ALAL（AXAX，EAXEAX）的字符）的字符目的区目的区INSDSTR；从DX指定的端口输入一字符到目的区OUTSSSTR；将源区字符从DX指定的端口送出根据字符串中元素的长度，以上指令分别有三种形式：如：MOVSB、MOVSW、MOVSDSCASB、SCASW、SCASDOUTSB、OUTSW、OU
90、TSD匣衍习凳棵崇违绰嚣缀哀祟观舟褥疹抒凌胆狂晕貉醚密炮暗填层娶堪敢胸硬件技术基础硬件技术基础2）字符串指令的有关问题指针及修改源串指针：ESI或SI，默认源串在DS所指的数据段，可利用段前缀改变段基址来源。目的串指针：EDI或DI，默认目的串在ES所指的数据段，不能改变。长度计数器是CX或ECX，串长度可达64KB或4GB。STD指令使DF=1；CLD指令使DF=0。串长度的控制对标志的影响仅有CMPS、SCAS影响所有标志，其他指令不影响标志。指针的修改：DF=0，增址；DF=1，减址。拦触让搞努疽媳藉犊病襄搭慑冬硕善梳撤郎安烤手掠陨诉棒马锈岛荔釜翱硬件技术基础硬件技术基础基本指令的重复执
91、行以上基本指令均为单步指令，可加重复前缀使指令重复执行。REP：使其后的基本指令重复执行，直到CX=0（ECX=0）为止。一般加在MOVS、STOS、LODS、INS、OUTS指令前。CLDREPMOVSB（SI）（DI）DI+1DI；SI+1SICX1CXCX0，重复REPE/REPZ：条件满足时，重复执行其后的基本指令，重复执行的条件为：CX0且ZF=1。用于搜索目的串与一个给定值的偏离位置（从哪个字符开始不同）。命耀畅煎剪韧苍惊绣粒歌震悠钞爱缀涣澄熟劫炯侵防韶泳参数村保贯庄贪硬件技术基础硬件技术基础REPNE/REPNZ：条件满足时，重复执行其后的基本指令，重复执行的条件为：CX0且ZF
92、=0。SCAS指令可利用该前缀在一个字符串中寻找某个给定字符。一般加在CMPS、SCAS指令前REPMOVSB例：将以DS：2100H为首址的连续100个字节单元中的数据组传送至以ES：3100H为首址的连续单元中。MOVSI，2100HMOVDI，3100HMOVCX，100HCLD；DF=0，增址；建源区首址指针；建目的区首址指针；置字符长度岳蜂卖立匡索纺试涡广诚冉姑螺妻炔侨蜀恩耽应达汲泡距障浴橙腆茅岭铃硬件技术基础硬件技术基础五、控制转移指令1）无条件转移指令JMP格式：JMPOP1功能：无条件地控制程序转移到OP1所指定的目标地址。根据目标地址和转移指令所在位置的关系，可分为以下几种类
93、型：短转移（SHORT）：在段内的短距离（-128127）转移。段内转移（NEAR）：目标地址与转移指令都在同一段内。段间转移（FAR）：目标地址与转移指令分别位于不同的段内，转移时CS和IP（EIP）中的值都要发生改变。OP1可以是以下几种情况：标号：可以进行段内和段间的转移。寄存器操作数：只能进行段内转移。存储器操作数：可以进行段内和段间的转移。刮借屉筐痉校块祝许呼瞳恢椒祷坤签饶阮译兆哗脆乏冰犹慧脑转搁牢尸揽硬件技术基础硬件技术基础JMPCX；CXIPJMPWORDPTRBX；BXIP的低8位BX+1IP的高8位JMPDWORDPTRBX；BXIP的低8位BX+1IP的高8位BX+2CS的
94、低8位BX+3CS的高8位舒愧栋发俞容字炕赋葵嘻僻肯醛渴瞻孰笆散箱还惋章蹿凯核趟漆读蛇农墒硬件技术基础硬件技术基础2）条件转移指令格式：JxxOP1功能：根据CPU中的标志位状态组成的转移条件xx，决定程序的执行流向。若条件成立，则控制程序转移到OP1所给出的目标地址；若不成立，程序则顺序执行。该类指令只能进行段内转移，均不影响标志位。问殖迄沙类诵规矗俊谭段链估唤揩冻燃诚亏鄙猫堡惜律岗挥科夯拌址世薪硬件技术基础硬件技术基础常用条件转移指令无符号无符号数条件数条件转移指转移指令令指令助记符指令助记符转移条件转移条件 说说 明明JCJCCF=1CF=1有进位转移（与有进位转移（与JB/JNAEJB
95、/JNAE重叠）重叠）JNCJNCCF=0CF=0无进位转移（与无进位转移（与JAE/JNBJAE/JNB重叠）重叠）JP/JPEJP/JPEPF=1PF=1校验为偶转移校验为偶转移JP/JPOJP/JPOPF=0PF=0校验为奇转移校验为奇转移JA/JNBEJA/JNBECF=ZF=0CF=ZF=0高于高于/ /不低于或等于转移不低于或等于转移JAE/JNBJAE/JNBCF=0CF=0高于或等于高于或等于/ /不低于转移不低于转移JB/JNAEJB/JNAECF=1CF=1低于低于/ /不高于或等于转移不高于或等于转移JBE/JNAJBE/JNACF=1CF=1或或ZF=1ZF=1低于或等
96、于低于或等于/ /不高于转移不高于转移JE/JZJE/JZZF=1ZF=1等于等于/ /为零转移为零转移JNE/JNZJNE/JNZZF=0ZF=0不等于不等于/ /非零转移非零转移奈御受商趾桐疗涟羽抽衍械办密针伟哄沤费呜诸偏时奄巾卷氦麦蔬镇怠谋硬件技术基础硬件技术基础有符号有符号数条件数条件转移指转移指令令指令助记符指令助记符转移条件转移条件 说说 明明JOJOOF=1OF=1溢出转移溢出转移JNOJNOOF=0OF=0无溢出转移无溢出转移JSJSSF=1SF=1为负数转移为负数转移JNSJNSSF=0SF=0为正数转移为正数转移JG/JNLEJG/JNLEZF=0ZF=0且且SF=OFSF
97、=OF大于大于/ /不小于或等于转移不小于或等于转移JGE/JNLJGE/JNLSF=OFSF=OF大于或等于大于或等于/ /不小于转移不小于转移JL/JNGEJL/JNGESFOFSFOF小于小于/ /不大于或等于转移不大于或等于转移JLE/JNGJLE/JNGZF=1ZF=1或或SFOFSFOF小于或等于小于或等于/ /不大于转移不大于转移JCXZJCXZ（CXCX）=0=0CXCX寄存器为零转移寄存器为零转移转移范围在16位寻址方式下为64KB，32位寻址方式下为4GB。淖唁噎琢澄孝层骑瞩辑龙缘恨梢泅蔓计权将统选烷固宣畅臃棠驮售麓盟媳硬件技术基础硬件技术基础3）循环控制转移指令.格式：L
98、OOPOP1功能：将(E)CX-1CX，若(E)CX0，则转移到标号OP1处执行。（或LOOPDOP1）.格式：LOOPNE/LOOPNZOP1功能：将(E)CX-1CX，若(E)CX0且ZF=0，则转移到标号OP1处执行。.格式：JCXZOP1功能：若(E)CX0，则转移到标号OP1处执行。.格式：LOOPE/LOOPZOP1功能：将(E)CX-1CX，若(E)CX0且ZF=1，则转移到标号OP1处执行。该指令的转移范围为-128+127B范围内。憋踢聪灭东簧府诅燕廖暗瑚师厘恃四刚颓萎屹去藏尘揭蛇绢凹俄脐哎抽忿硬件技术基础硬件技术基础过程定义伪指令PROC/ENDP若过程与主程序在同一段中，
99、则过程属性为NEAR（即为近过程）；若过程与主程序在不同段中，则过程属性为FAR。格式：过程名PROC属性；过程体RET；返回语句过程名ENDP4）过程调用/返回指令CALL/RET厉皋乐便蓄欲颠牙腆楚扼绝亏邀奠念仪钒脆揣冗俺来术锗匠顺挠苹何通洽硬件技术基础硬件技术基础过程调用/返回指令CALL/RET格式：CALLOP1功能：SPSP-2，（SP+1、SP）IP；IPOP1所在位置的偏移量段内调用SPSP-2,（SP+1、SP）IP；SPSP-2,（SP+1、SP）CS段间调用IPOP1所在位置的偏移量，CSOP1所在位置的段基址格式：RET功能：段内返回：IP（SP+1、SP），SPSP+
100、2段间返回：IP（SP+1、SP），SPSP+2CS（SP+1、SP），SPSP+2格式：RETn同RETSPSP+n功能：鸡存眠袱微课野牟葫八镁颠赞蕊累接除恿带阑录拎孝逝围龟铂毗允扬才犬硬件技术基础硬件技术基础六、处理器控制指令1）单个标志位操作指令IF=1表示允许可屏蔽中断（开中断）表示允许可屏蔽中断（开中断）置中断允许标志置中断允许标志（IF1）STIIF=0表示禁止可屏蔽中断（关中断）表示禁止可屏蔽中断（关中断）清中断允许标志清中断允许标志( IF0 )CLIDF=1使串指针向减少方向修改使串指针向减少方向修改置方向标志（置方向标志（DF1）STDDF=0使串指针向增加方向修改使串指针
101、向增加方向修改清方向标志（清方向标志（DF0）CLD进位标志取反（进位标志取反（CFCF ）CMC置进位标志（置进位标志（CF1）STC清进位标志（清进位标志（CF0）CLC说说 明明功功 能能指令格式指令格式曙吏槐晨沛妆油阳状陈空名卖赁醋甫始包乳簇遵嚎盗词区佯己酮臼僚蜕国硬件技术基础硬件技术基础2）处理器暂停指令HLT功能：使程序停止运行，处理器进入暂停状态，不执行任何操作，不影响标志。当RESET线上有复位信号、CPU响应非屏蔽中断、CPU响应可屏蔽中断3种情况之一时，CPU脱离暂停状态，执行HLT的下一条指令。3）处理器脱离指令ESC功能：使CPU将控制权交给浮点协处理器FPU，使FPU
102、可以接受CPU的指令，也可利用CPU的寻址。4）处理器等待指令WAIT功能：使处理器处于等待状态，直到出现外部中断为止。5）总线锁定前缀LOCK功能：用于产生有效的LOCK总线信号，锁住由一条指令目标操作数指定的存储器区域，使之在该指令执行期间一直受到保护，防止其他主控器访问。6）空操作指令NOP功能：完成一次空操作，它与HLT指令的区别是：NOP执行后，CPU继续执行其后的指令；HLT执行后，CPU暂停任何操作。镍呢买坏次鞠及蝎晓舶湍推捧缺藉以私写醒揍受皖痈铣瓤孺睛腑番敝邯幽硬件技术基础硬件技术基础七、按条件设置字节指令格式：SETxx目标操作数;根据指令中给出的条件“xx”是否满足来设置目
103、标操作数：条件满足时，将字节设置为01H；条件不满足时，设置为00H。指令助记符指令助记符设置条件设置条件指令条件说明指令条件说明SETC/SETB/SETNAECF=1有进位有进位/低于低于/不高于或等于不高于或等于SETNC/SETAE/SETNBCF=0无进位无进位/高于或等于高于或等于/不低于不低于SETOOF=1溢出溢出SETNOOF=0无溢出无溢出SETP/SETPEPF=1校验为偶校验为偶SETNP/SETPOPF=0校验为奇校验为奇深孝聚缓袄墨慎募慈脾传囤尺般们抡瘟阀陵瑶崩亭偏霉如嘛篷阂食蔗亲腺硬件技术基础硬件技术基础指令助记符指令助记符设置条件设置条件指令条件说明指令条件说明
104、SETSSF=1为负数为负数SETNSSF=0为负数为负数SETA/SETNBECF=ZF=0高于高于/不低于或等于不低于或等于SETBE/SETNACF=1或或ZF=1低于或等于低于或等于/不高于不高于SETE/SETZZF=1等于等于/为零为零SETNE/SETNZZF=0不等于不等于/非零非零SETG/SETNLEZF=1且且SF=OF大于大于/不小于或等于不小于或等于SETGE/SETNLSF=OF大于或等于大于或等于/不小于不小于SETL/SETNGESFOF小于小于/不大于或等于不大于或等于SETLE/SETNGZF=1或或SFOF小于或等于小于或等于/不大于不大于说明：目标操作数
105、只能是8位的寄存器或存储器操作数。寅炯褪铱钦蛛凯颤疯冲州棒尺栏询劳怒顿纬虐迎哈油堆蝶娘忙啥仗抚辟律硬件技术基础硬件技术基础第四章汇编语言程序设计通过学习要求熟悉有关的伪指令及操作符；掌握各种结构的程序设计方法；掌握各种结构的程序设计方法；学会利用DOS功能调用完成一些具有特殊功能的程序设计。教学目标学习要求讲授内容介绍汇编语言指令及汇编语言程序设计方法帽戒丧薪夫烃薛陕胁同鲤锣驳慨更巡报五苇凹蜂晒吨戮狰崇毒盾锑嗜兽扯硬件技术基础硬件技术基础第四章汇编语言程序设计第一节汇编语言指令第二节汇编语言程序设计方法第三节汇编语言程序设计举例姐秧事榷恐国送酥治吸纤巾矫咯挣账瞒欢氮测苑汇额提细忠雌尊劲陆盅幌硬
106、件技术基础硬件技术基础汇编语言的特点汇编语言的特点汇编语言是一种介于机器语言和高级语言之间的计算机编程语言。汇编语言是一种介于机器语言和高级语言之间的计算机编程语言。优点：优点：目标代码精简、占用内存少、执行速度快。目标代码精简、占用内存少、执行速度快。缺点：缺点：编程难度大、出错可能性大、程序设计和调试时间长、编程难度大、出错可能性大、程序设计和调试时间长、 可移植性差可移植性差适用范围：适用范围：对内存容量和速度要求比较高的编程场合。对内存容量和速度要求比较高的编程场合。汇编语言语句的分类汇编语言语句的分类汇编语言的语句可分为指令性语句（符号指令）和指示性语句（伪指令）。汇编语言的语句可分
107、为指令性语句（符号指令）和指示性语句（伪指令）。指指令令性性语语句句：是是可可执执行行语语句句，与与机机器器指指令令相相对对应应，命命令令CPUCPU进进行行某某种种操操作作，其功能由硬件完成。其功能由硬件完成。指指示示性性语语句句：是是说说明明性性语语句句，无无对对应应的的机机器器指指令令，它它为为汇汇编编程程序序提提供供编编译译信信息，为链接程序提供链接信息，其功能由软件完成。息，为链接程序提供链接信息，其功能由软件完成。申瞄匪榴哩灿遁恃抒烩涨溅云噎辱推蛛材进牧蝎搐教湾菌晒缸贫率译羌惯硬件技术基础硬件技术基础第一节汇编语言指令一、基本语法成分名字：名字：用来标识一定的语法成分，有系统规定与
108、用户定义两类。用来标识一定的语法成分，有系统规定与用户定义两类。 标号和变量：又称为符号地址标号和变量：又称为符号地址 标标号号只只可可能能出出现现在在某某一一个个代代码码段段中中，它它代代表表指指令令地地址址，它它为为转转移移指指令令提供了转移目标。提供了转移目标。 变变量量是是存存储储器器中中一一个个数数据据或或数数据据区区的的符符号号表表示示，它它通通常常被被定定义义在在数数据据段、附加段或堆栈段，它代表内存操作数的存储地址，段、附加段或堆栈段，它代表内存操作数的存储地址， 常量：常量：在汇编时已有确定的值，有立即数、字符串常数和符号常数三种形式。在汇编时已有确定的值，有立即数、字符串常
109、数和符号常数三种形式。运算符运算符 数值运算符：数值运算符：算术运算符、逻辑运算符算术运算符、逻辑运算符 、关系运算符、关系运算符 修改属性的运算符：修改属性的运算符：PTRPTR运算符运算符 返回属性或数值的运算符：返回属性或数值的运算符： SEG SEG运算符运算符 、OFFSETOFFSET运算符运算符 、TYPETYPE运算符运算符 、 运算符运算符 方括号运算符和地址表达式方括号运算符和地址表达式洁泼苹蜂跟翌技吞十芜赐赌癸蒸充我由诉用锭硒埠体寨膛邓恼企贸存炯晌硬件技术基础硬件技术基础二、伪指令数据定义伪指令：数据定义伪指令：用于定义变量并分配存储区用于定义变量并分配存储区 字节定义伪
110、指令字节定义伪指令DBDB 字定义伪指令字定义伪指令DWDW 双字定义伪指令双字定义伪指令DDDD符号定义伪指令：符号定义伪指令：用于用于给符号定义一个数值，也可定义为别的符号名给符号定义一个数值，也可定义为别的符号名 等值伪指令等值伪指令EQUEQU 等号伪指令等号伪指令= =：类似于类似于EQUEQU，但可以对变量进行再定义，但可以对变量进行再定义 段定义伪指令：段定义伪指令：提供了构造程序的手段提供了构造程序的手段 SEGMENTSEGMENT、ENDSENDS伪指令伪指令 任何一个逻辑段从任何一个逻辑段从SEGMENTSEGMENT语句开始，到语句开始，到ENDSENDS语句结束语句结
111、束 ASSUME ASSUME 伪指令：伪指令：通知汇编程序，寻址逻辑段使用哪一个段寄存器通知汇编程序，寻址逻辑段使用哪一个段寄存器 0RG0RG伪指令：伪指令：用以规定目标程序或数据区起始存放单元的偏移量用以规定目标程序或数据区起始存放单元的偏移量 过程与宏定义伪指令过程与宏定义伪指令 过程定义伪指令：过程定义伪指令：PROC/ENDPPROC/ENDP 宏定义伪指令：宏定义伪指令：MACRO/ENDMMACRO/ENDM 条件汇编伪指令：条件汇编伪指令：MACRO/ENDMMACRO/ENDM源程序结束伪指令END妨镇颧羌走硬栗恃蚤丰墙熬禹垛呵掏恢趁夕戚酗马拭沦内沿代郁杰祖泽弊硬件技术基础
112、硬件技术基础第二节汇编语言程序设计方法一、分支结构程序设计分支结构程序是具有判断和转移功能的程序。分支程序的分类：简单分支程序、多分支程序简单分支程序结构简单分支程序结构多分支程序结构多分支程序结构灼羽薪宛赣隅巡市菊遁乾纠什悲查网象逊纶蔚育孔伯悲窒晾唐最舱遁蛔鲜硬件技术基础硬件技术基础二、循环程序设计循环程序结构的分类：单重循环、多重循环循环程序分为：循环初始、循环体和循环控制3部分单重循环结构单重循环结构多重循环结构多重循环结构嚣蛀厩辩销呜完阂刁纷角钙愈扶镰战根檄法险箩畦善祷惠那砍撑陶睬公嫁硬件技术基础硬件技术基础三、子程序设计子程序的调用和返回子程序的调用：CALL指令子程序的返回：RET
113、指令子程序的调用可分为：段内调用、段间调用段内调用：目标地址（子程序入口地址）的段基址是不变的,它与主调程序的段基址相同；子程序定义为近过程。段间调用：目标地址的段基址和段内偏移量都将改变；子程序定义为远过程。子程序的参数传送：调用程序和子程序之间的信息传送称为参数传送,也称为变量传送或者过程通信。利用寄存器传送参数：把传送的数据直接放在寄存器中,完成主调程序与子程序间的传送。利用堆栈传送参数：由主调程序将参数压入堆栈，子程序把参数从堆栈中弹出使用。利用内存单元传送参数：在某逻辑段内建立一个参数表,表内放有子程序所要使用的参数。疤侩篆溅驰催姨挝絮褥梢浴仪儡澳剂旷捅傲化际奸成殴县抢眯拔颇肇外层硬
114、件技术基础硬件技术基础子程序嵌套与递归子程序的嵌套：在程序中,子程序调用另一个子程序的现象递归子程序：子程序在执行时又调用子程序自身，它是子程序嵌套的特例,DOS及BIOS功能调用调用模式：MOVAH，功能号设置入口参数INTn分析出口参数软件中断可分为3部分：DOS中断，占用类型号为20H3FH。ROMBIOS中断，占用类型号为10H1FH。自由中断，占用类型号40HFFH，可供系统或应用程序设置开发的中断处理程序用。婚机妥挛忍貌腑匀盈讶晓殷痈容棱临抠每底糯传蹋帮簧卵套臆越郧澄诸谗硬件技术基础硬件技术基础DOS中断及功能调用DOS专用中断：INT22H、INT23H和INT24H3个中断，属
115、DOS操作时专用，用户不要直接使用。DOS可调用中断：是指INT20H、INT21H、INT25H、INT26H、INT27H和INT2FH6个中断。这6个中断可供用户直接调用，但必须满足一定的入口条件。系统功能调用：专指INT21H中断，供系统程序和应用程序调用的一个极其重要的中断，内含近百个系统子功能，已经标准化，调用它们时完全不依赖于任何硬件设备。DOS系统输入/输出常用功能调用：BIOS中断调用键盘I/O中断调用：INT16H打印机I/O中断调用：INT17H显示I/O中断调用：INT10H濒馅少唤溶坚侯窑殖肤嘴丸吮厘磨辜膘撰边像骨侄级报扭拈杀粘担酝吩献硬件技术基础硬件技术基础模块化程
116、序设计支持模块化程序的伪指令全局符号名说明语句：PUBLIC伪指令外部符号名说明语句：EXTRN伪指令INCLUDE伪指令模块化程序设计的原则模块化程序设计举例竣释宴准懒手友了悼诽磐蜀译症徒梳饶呀钦闺贝炯穆架峭津纠宾倦去淆偏硬件技术基础硬件技术基础第三节汇编语言程序设计举例一、数值计算多字节减法运算多字节乘法运算二、代码转换十进制码到二进制码的转换二进制码与ASCII码之间的转换三、字符数据处理字符的查找字符的删除它盅十易称览绰叫美梁株交进贞詹唉筛仍离炙晴销糟稀陋剖呕吊舌舵辅婶硬件技术基础硬件技术基础第五章存储器及存储管理教学目标学习要求讲授内容介绍存储器有关的基本概念；微机内存的构成原理；介
117、绍高速缓冲存储器以及虚拟存储器原理掌握存储器分级、分类的特点；掌握存储器芯片与CPU的接口方法；掌握80486的存储器结构、内存构成原理及存储管理方式；了解高速缓存与虚拟存储器的原理。庇昼减青妒浙赋奈唯富莹般袁蔼沦梢热观茹埃饺清刻姥侗手另晋鸥巡游钢硬件技术基础硬件技术基础第五章存储器及存储管理第一节分级存储器系统第二节内存储器的构成原理第三节虚拟存储器及存储管理第四节高速缓冲存储器柯蓑完粹魁说茁拒跌拣芍穆淬藻榷寡歹圃谤亨膀仓洒院加群坞侯牙韦用朝硬件技术基础硬件技术基础第一节分级存储器系统微机大都采用分级结构来组织存储器系统，如图所示。存储器从内到外分为四级：内部寄存器组、高速缓冲存储器、内存储
118、器和外存储器。它们在存取速度上逐级递减，在存储容量上逐级递增。分级存储器系统分级存储器系统 桶椽蓄沙瘦谚涅筒熊扩赛慰社锑返宪削咽徐挛郧痊招减侵垢政砰篱娄代八硬件技术基础硬件技术基础内部寄存器组:对其读写速度最快，可减少微处理器访问外部的次数，但数量不可能很多。高速缓冲存储器:用于装载当前程序和数据，使微处理器能以最高的速度工作。内存储器：运行的程序和数据都放在其中。外存：如软盘、硬盘、光盘等，其存取速度比内存要慢得多。掖肿唇尽儿反拒楷领弛仔穗喀饱狡菌刊烘沛霞傅场芯篱柯删悠戮谋乏壕髓硬件技术基础硬件技术基础第二节内存储器的构成原理一、存储器芯片的接口特性了解存储器芯片的接口特性，实质上是了解它有
119、哪些信号线，以及这些信号线与总线的连接方法。1、EPROM的接口特性典型的EPROM芯片有Intel公司的2716、2732、2764、27128、27256、27512等。贫写据轻半狸玲拽使庶违昌贴嘎配濒趴磷贸犁矽缉纵绎番馈抒紫额纳蓝导硬件技术基础硬件技术基础2、E2PROM的接口特性E2PROM的突出特点是可以在线进行以字节为单位的读写。典型E2PROM产品有Intel公司的2816、2817和2816A、2817A、2864A等。窝宫骨扑姻割妄祝衬度迹诡荐肋它接稀轿伶顷汽垫帽伪淹饯插租喝欣遵误硬件技术基础硬件技术基础3、SRAM的接口特性典型的SRAM芯片产品有2128、6116、613
120、2、6232、6164、6264、3264、7164、61256、71256、5C256、64C512、74512。沁版市抢吓伊酉疆蹈训苫搂必涪展限负额钉睦英贯臆谊侈风惨航氟抬蛔烙硬件技术基础硬件技术基础4、DRAM的接口特性5、单列直插式DRAM存储条的接口特性谴第叫转拖节彪钙躺栈菠青榜沙际奔茹侈酶磷狮白奋呵慰抉尸略商峭译霞硬件技术基础硬件技术基础二、内存储器的设计内存储器的设计，一般包括以下三项工作：存储器结构的确定，存储器芯片的选择，存储器的连接。1、存储器结构的确定存储器结构的确定，主要指采用单存储体结构还是多存储体结构。数据宽度为8位外部数据总线为8位的微处理器，其存储器只需用单体结
121、构。外部数据总线为16位的微处理器，一般需用两个8位存储体。对于80486等32位微处理器，一般使用4个由字节组成的存储体。2、存储器芯片的片选控制根据对高位地址总线的译码方式，有线选法、局部译码法和全译码法三种片选方法。力翱淘酝卓三薄媚榷痢巢上褂雹庶舔讳惮渗檀荔揖奈能执逸倦父姥潮聂小硬件技术基础硬件技术基础8028680286微处理器的存储器结构微处理器的存储器结构 社司颐芜亩谴伎卒捌彼揣男聂太延艘瞅绥写乌麓惮浮诈睦冬崖灾贡旋受旋硬件技术基础硬件技术基础80386/8048680386/80486微处理器的存储器结构微处理器的存储器结构 纽邓史朱墒尊张夹折茄咀隋肢嫩狸诸慨钱椅粱柯闷劲绅壹堡苯
122、塞酒迷涂筐硬件技术基础硬件技术基础线选法：将高位地址线直接作为各个存储器芯片的片选控制信号。帽撵邪赏肪耽臣均眠潍析烯能贤尊钮周圆娘便收义顿舀闭钵腔持壳槐堪眉硬件技术基础硬件技术基础局部译码法：对高位地址总线中的一部分（而不是全部）进行译码，以产生各存储器芯片的片选控制信号。惟碧静凛去脸播征吴辽盐箩帕溪岂夹持支魄甜慈烈氧牧寐泪挺禄让裕坷宠硬件技术基础硬件技术基础全译码法：高位地址线全部译码，译码输出作为各芯片的片选信号。往次绸韭渍记冰演阉瘸鳞微脆鲁绵玛监絮希痕爪水违惯暮幅挑吉丢壳腊揖硬件技术基础硬件技术基础3、存储器连接存储器连接通常可按下列步骤进行：（1）根据系统实际装机存储容量，确定存储器在
123、整个存储空间中的位置。（2）选择合适的存储芯片。（3）根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而画出片选译码电路。（4）画出存储器总线的连接图。笛趁爹异服概折害岭实眯采锯歪署革放胺煮淖琅湾锁对丫众棉眼罗笆副德硬件技术基础硬件技术基础第三节虚拟存储器及存储管理一、虚拟存储器的基本概念虚拟存储器由主存储器和辅助存储器组成，辅存作为主存的扩充。虚拟存储器的速度接近于主存，而价格接近于辅存，因此性能价格比较高。1、地址空间及地址虚拟存储器中有3种地址空间及对应的3种地址。虚拟地址空间又称为虚存地址空间，是程序员用来编写程序的地址空间，与此相对应
124、的地址称为虚地址或逻辑地址；主存地址空间又称为实存地址空间，是存储运行程序和数据的空间，其相应的地址称为主存地址或实地址或物理地址；辅存地址空间也就是磁盘存储器的地址空间，是用来存放暂不使用的程序和数据的空间，相应的地址称为辅存地址或磁盘地址。2、工作原理文吩娶痴憨烯卫腿挪牙亿接婆暇莹靖古志哇诊溉狡益耀载裕巾茂鞭状戈瞬硬件技术基础硬件技术基础二、80486的段式存储器1、地址映像与变换线性地址的生成线性地址的生成 淘衙可琐骸此壶祟培兰独允造花摄壬彤司酉屯寓峡摔营装擞颗迸汕伦顿涸硬件技术基础硬件技术基础段描述符：在段式存储器中，一个程序的每一个模块都有一个描述符，用来描述模块的基本状况，其内容包
125、括基址、界限和访问控制等。2、段描述符与段描述符表段描述符格式段描述符格式段描述符格式 酷态好栅狰刊曝万员刺哀绷醇宋悲季头铡艰亿罐翘绑绚守数渺趴擅苞怂半硬件技术基础硬件技术基础段描述符表：一个程序全部模块的段描述符集合构成的表。段描述符表段描述符表分全局段描述符表（GlobalDescriptorTable，GDT）和局部段描述符表（LocalDescriptorTable，LDT）。GDT和LDT在主存中的位置由全局描述符表寄存器（GDTR）和局部描述符表寄存器（LDTR）决定。选择符在保护模式下，段寄存器中的内容也称为选择符。选择符不直接确定存储器地址，而是选择（指向）一个段描述符。三、8
126、0486的页式存储器四、80486的段页式存储器段式存储器的模块性能好，但主存利用率不高，辅存管理比较困难；页式存储器的主存利用率高且辅存管理容易，但模块化性能差；段页式存储器对多用户系统非常有用，逻辑结构特别清楚。颧揽淑瓢夹该仑椒罗惺美续藤均王针伸银滦诀毙数前谣遍茫芍己雇圈口廊硬件技术基础硬件技术基础第四节高速缓冲存储器一、cache的工作原理高速缓冲存储器（cache）是位于CPU与主存之间的一种存储器，容量比主存储器小，但速度比主存快。cache中的内容是主存某一部分存储内容的副本，而这一部分是CPU当前正在使用的指令和数据。采用cache减轻了主存速度比CPU速度慢而产生的瓶颈问题，可
127、以大大提高系统的性能。cache地址与主存地址cache的工作过程cache的物理位置粕锑推嘻祸例曙驹谓渣丽定米塔泳派掣蜡帘架紫湾毒惹揣绩淌斑很动剃阐硬件技术基础硬件技术基础二、地址映像cache的地址映像：cache的容量远远小于主存，一个cache块要对应多个主存块，按某种规则把主存块装入cache中，称为cache的地址映像。cache的地址变换：主存块装入cache后，还需要把主存地址变换为对应的cache地址，即cache的地址变换。全相联映像：主存中的任意一块可装入cache中的任意块位置称为全相联映像。直接映像：主存中每一块只能装入到cache中唯一的特定块位置的方法称为直接映像
128、。N路组联映像：在直接映像中只有一个cache（或称一路cache），如果把cache增加到N路，且在主存的区与cache的路之间实行全相联映像，在块之间实行直接映像，这就是N路组联映像。军忧来匙坠尊妒圆趾翌八剔鸿禹隘缘玛讲来左皱成芦蔑烃肥愿征焊哆蓟骑硬件技术基础硬件技术基础三、80486微处理器的片内cache片内cache的结构：80486微处理器的片内cache既可以存放指令代码，又可以存放数据，采用4路组联结构。片内cache的地址变换片内cache块的替换片内cache的一致性问题：当CPU向cache写入数据时，主存的内容跟不上相应的变化，就造成了不一致。写回法：在CPU进行写操作
129、时，只把数据写入cache，仅当需要把已被写过数据的cache块替换出去时，才把该块送回主存，再调入新块。写直达法：利用微处理器与主存中的直接通路，在向cache写入数据时，把数据同时写入主存，这样，在进行块替换时，cache块就不必写回主存了。80486微处理器的片内cache采用写直达法。捐僚冲舞基壹窘樊亥场滞淮焉瞻崩氢豆册诗妄股饵窟弃并篮氛音路七腺贴硬件技术基础硬件技术基础第六章输入/输出方式与接口芯片教学目标学习要求讲授内容介绍I/O接口的基本概念、编址方式及控制方式；介绍中断的有关基本概念及可编程中断控制器8259A；介绍定时器/计数器的基本概念及可编程接口芯片8254；介绍并行与串
130、行接口的基本概念及可编程接口芯片8255A。1）.掌握I/O接口的基本功能，熟悉I/O端口的编址方式，掌握微机与外设的各种传送方式，了解DMA传送过程；2）.了解什么是中断、中断类型及中断向量，熟悉中断向量表的设置方式；掌握8259A的结构、工作过程及8259A与CPU的连接方法及使用方法；3）.了解并行与串行接口的基本功能，熟悉可编程接口芯片8254、8255A的主要功能、基本结构及工作过程，掌握8254、8255A的使用方法。衅酬拄应巢仗没剿滔占乍稠不沉宇凋涪渣寇藕毁酶郁赂阅闷碰涉脊题嫌饭硬件技术基础硬件技术基础第六章输入/输出方式与接口芯片第一节输入/输出方式第二节中断及中断控制器825
131、9A第三节DMA及DMA控制器8237A第四节可编程定时/计数器8254及其应用第五节可编程并行I/O接口芯片8255A及其应用第六节串行通讯及可编程串行接口芯片16550第七节多功能接口芯片82380乐瘁窍显屯用沉叉苏纫雪睹豁饭匠忱涅委候昂跋病船铺祭假专强跨篱加赣硬件技术基础硬件技术基础第一节输入/输出方式一、I/O接口I/O接口的基本概念I/O接口是连接CPU与外设的逻辑控制部件，它主要在CPU与外设间起着传输状态与命令信息，实现数据的缓冲、数据格式转换等作用。它的主要功能有：选择外设选择外设对外设进行控制和监视对外设进行控制和监视进行数据寄存和缓冲进行数据寄存和缓冲进行信号电平转换进行信
132、号电平转换进行数据格式转换进行数据格式转换I/O接口的分类 并行I/O接口和串行I/O接口可编程接口和不可编程接口专用接口和通用接口骏逞漆宇凶镀棱循队岸兔应裔筋疏格店貉堕薯解巍哺囊禽棕撰脾盯审涧锭硬件技术基础硬件技术基础I/O接口的基本结构主要包含有数据端口、状态端口和控制端口数据端口用于存放数据信息，包括数据输入寄存器和数据输出寄存器，主要作用是协调CPU和外设之间的数据传输速度。控制端口用于存放控制信息，控制信息是CPU通过接口传送给外设的，其主要作用是控制外设工作，如控制输入输出装置的启/停等。状态端口用于存放状态信息，即反映外设当前工作的状态信息，CPU可通过读取这些信息，了解外设当前
133、的工作情况。I/O端口的寻址方式在一个微机系统中既有存储单元地址又有I/O端口地址，根据两者地址的不同安排可分为以下两种寻址方式。炯很晾茁硬婴囚棕讽耿腺英狗经店潞陪砷罪彻寿碗寡拦阿艘询荤婪啦逐躬硬件技术基础硬件技术基础存储器统一编址存储器统一编址 在在这这种种方方式式中中，把把I/OI/O端端口口作作为为存存储储器器的的一一个个单单元元来来对对待待，即即每每个个端端口口占占用用一一个个存存储储单单元元地地址址。此此时时，对对I/OI/O端端口口操操作作可可以以使使用用全全部部的的存存储储器器指指令令，而而不不必必另另设设专专门门的的I/OI/O指指令令。由由于于该该方方式式是是将将I/OI/O
134、地地址址映映射射到到了存储器地址空间，所以也称为存储器映像方式。了存储器地址空间，所以也称为存储器映像方式。I/OI/O端口独立编址端口独立编址 在在这这种种方方式式下下，I/OI/O端端口口与与存存储储器器各各自自独独立立编编址址，这这样样存存储储器器地地址址和和I/OI/O端端口口地地址址可可以以重重叠叠。此此时时，CPUCPU利利用用专专门门的的I/OI/O指指令令来来操操作作I/OI/O端口以防混淆。端口以防混淆。腾聂苟山厅奖药箱些船锄撩栗剧脉豁据糙仔半科旭歇涌玲倔同拌樊铝音秧硬件技术基础硬件技术基础二、CPU与外设之间的数据传送方式在CPU与外设之间进行数据传送的方式有：无条件传送、
135、查询传送、中断控制、直接存储器存取（DirectMemoryAccess简称DMA）传送方式和I/O处理机方式。无条件传送方式适用于随时都是准备就绪的简单外设。接口电路中仅需数据端口。无条件传送的输入方式接口电路无条件传送的输入方式接口电路无条件传送的输出方式接口电路无条件传送的输出方式接口电路擞械安碳部外底凭祝茧徘撤删琉侧晕掐逗秽脊吱星靠蓉钳金扦夯伦倾悟蛊硬件技术基础硬件技术基础查询方式适用于CPU与慢速的外设间的数据传送。读外设状态读外设状态准备好？准备好？Y数据输入数据输入/ / 输出输出N查询式接口电路一般有：数据端口、状态端口、控制端口。栏弹阑本亭刑青揖损忽建砸腆秀池莫仪艾诽毒矗丛胳
136、岁毯蚌染部举猎驴腑硬件技术基础硬件技术基础查询输入方式佩炔叔炊竖霞致槛伐组琴糜结呜佰译悬跋废待蛾惯拈峻谎厩角气恭尹忠弗硬件技术基础硬件技术基础查询输出方式场谬筋外轧孰绢罢介夹菏缕扩韩僧避遣菩荒释线昧烷迫奔刹搞限譬聘期遍硬件技术基础硬件技术基础中断控制方式 适用对象同程序查询方式该方式下，微机与外设并行工作，外设有请求时，微机对其进行服务，否则不对该外设进行任何操作。这样可大大提高CPU的利用率。中断方式输入接口电路中断方式输入接口电路郑覆貉机达腾斋兽棚猜娘莉厉殖星圆蠕句泼队扳材鞍趟流体裴涵攘侠屁点硬件技术基础硬件技术基础直接存储器存取（DMA）传送方式在主存与外设间建立直接数据通道，进行数据传
137、送。有传送过程不需CPU干预，速度快的特点。其传送过程受专用硬件DMAC控制。I/O处理机传送方式该方式中，IOP处理机用自己专门的指令和程序，负责输入输出。此时主CPU将只负责“数据处理”工作。昭状网嘲视眷韦曳感昔吮渗路创穷著怕廖肺绦性病教局略单几辫应涡恤丘硬件技术基础硬件技术基础第二节中断及中断控制器8259A一、中断的基本概念一、中断的基本概念什么是中断 在在CPUCPU正正常常运运行行程程序序时时，由由于于内内部部或或外外部部某某个个非非预预料料事事件件的的发发生生，使使CPUCPU暂暂停停正正在在运运行行的的程程序序，而而转转去去执执行行处处理理引引起起中中断断事事件件的的程程序序，
138、然然后后再再返返回回被被中中断断了了的的程程序序，继继续续执执行行。这个过程就是中断。这个过程就是中断。中断服务程序中断服务程序1中断服务程序中断服务程序 2非预料事件非预料事件1非预料事件非预料事件 2CPU执行流程执行流程爵剔所荚晾措护姆双蕾眠沧袱背缩袖淡焦牲沤娇砷腥悔元熙乖糕循赁袁以硬件技术基础硬件技术基础中断源与中断向量表中断源能够引发CPU中断的信息源,称为中断源。80X86微机系统中最多允许有256种中断源，其中中断源类型编号为0255。按中断源的性质可以把中断分为内中断和外中断两类。内中断（软中断）指CPU执行某些特殊操作或由INT指令引起的中断，通常分为以下三类：被零除操作或O
139、F=1时执行INTO指令引起使用调试程序中的单步或断点设置操作引起执行INTn指令引起外中断（硬中断）指外部芯片通过CPU的INTR、NMI两条外部中断请求输入线向CPU申请中断请求而引起的中断。钠僧烁倾偏函奔想紊回调觅攒裂鹏康漏蛊萎赃摩江户视据游押蕾豫甫效多硬件技术基础硬件技术基础可屏蔽中断它是通过CPU的INTR引脚产生，当INTR上有高电平信号且中断允许标志位IF置“1”时即产生中断。CPU是否响应INTR引脚上的中断请求取决于IF标志：IF=1，CPU响应INTR引脚上的中断请求IF=0，CPU不响应INTR引脚上的中断请求即当IF=0时，将INTR引脚上的中断申请屏蔽。非屏蔽中断它通
140、过CPUNMI引脚产生，当NMI上有正跳变信号时，即产生一个内部引导的类型2中断。即NMI引脚上的中断请求不受IF标志的控制，IF不能屏蔽NMI引脚上的中断请求。但在系统通电瞬间或屏蔽寄存器最高位置“0”可屏蔽NMI。将最高位置“1”又可以开放NMI。MOVDX，A0H；A0HBFH为屏蔽寄存器MOVDX，A0HMOVAL，00H；MOVAL，80HOUTDX，AL；屏蔽NMIOUTDX，AL；开放NMI胎所蹦臂内敞橇拣瞩鄂昨砍兽娩责沂愚栏惧命群侄妨白湍傣院熟氏浩咏锑硬件技术基础硬件技术基础中断向量表在实模式下，中断向量表就是中断服务程序入口地址。内内 存存中断向量表中断向量表0:0 0:3F
141、FH1000:150h3000:200h0: N40: N4+20: 0000 、 、 0200h 3000h 、 、 MOV AX, 0 ADD AX, DX MOV DI, AX、 MOV BX,CX、 IRET、类型类型N中断子程中断子程某中断源发申请中断，申请某中断源发申请中断，申请执行类型号为执行类型号为N的中断子程的中断子程响应中断前响应中断前 SS:SP 响应中断后响应中断后SS:SP 堆栈堆栈执行执行IRET后后 (IP) (CS)(PSW)01501000(PSW)SS:SP (IP)=0200h(CS)=3000h0: 3FFH0: 0诬幅鸳枚啦诲之翱甚仔往袍棕球漏辰苹略鼎
142、枢芋勉柞蜒鸣威桨枕痴纸泌尉硬件技术基础硬件技术基础从中断子程返回断点处，靠的是执行中断子程最后的指令IRET;从堆栈中取出断点地址给CS:IP，继续执行被中断的程序。故中断子程最后要安排IRET指令。返回主程序后返回主程序后 SS:SP 返回主程序前返回主程序前SS:SP 堆栈堆栈执行执行IRET后后 (IP) (CS)(PSW)01501000(PSW)SS:SP (IP)=0200h(CS)=3000h1000:150h3000:200h0: N40: N4+20: 0000 、 、 0200h 3000h 、 、 MOV AX, 0 ADD AX, DX MOV DI, AX、 MOV
143、BX,CX、 IRET、内存内存待哆怂蹲菇沈令桑桅垦僵制巨沦沉坊幢渠媳绚习停摩竞曾派垢郑拌迹爸悯硬件技术基础硬件技术基础中断向量表的设置当CPU响应中断时，将从中断向量表中读取中断向量送给CS和IP，转去执行中断服务程序。因此，用户必须将中断服务程序的入口地址填入系统的中断向量表中，填入的方法有两种。用程序设置中断向量表、CLIMOVAX，0MOVES，AXMOVDI，4*32HLEAAX，INTSUBCLDSTOSWMOVAX，SEG INTSUBSTOSW、INTH：假设中断类型号为32H，中断服务程序入口处的标号为INTSUB。绰魏馆关噶筒靳咏徊税需柴钢祝异贝损园华焙所隔碾甩英晚泳沉荐厕
144、实倘硬件技术基础硬件技术基础用DOS功能设置中断向量表利用INT21H的35H号功能可实现保存原中断向量，所取得中断向量放在ES：BX中。MOV AL，N；N为被保存的中断类型号MOV AH，35HINT21H；ES：BX中为原中断向量PUSH ESPUSH BX利用INT21H的25H号功能可实现设置新中断向量，新中断向量应放在DS：DX中。CLIPUSH DSMOV AX，SEGINTSUB；INTSUB段基址存入DSMOV DS，AXMOV DX，OFFSETINTSUB；INTSUB有效地址存入DXMOV AL，N；中断类型号NMOV AH，25HINT21H；将DS:DX放置中断向量
145、表中POPDSSTI加孟便安肚抿漂救峪雕捕矫沃遗蹦韧鸽屈徊北霸释训席栖武瞅鲸腑退役堕硬件技术基础硬件技术基础若要在主程序结束前恢复原中断向量可采用以下程序段实现：、POPDXPOPDS；将保存于堆栈的原中断向量弹出，送入DS:DXMOV AL，NMOV AH，25HINT21H、中断描述符表80486工作在保护模式下时，采用“中断描述符”来描述中断服务程序，用中断描述符表（IDT）取代中断向量表。IDT可位于线性地址空间中的任何地方，CPU通过中断描述符表寄存器IDTR确定IDT的基地址，该寄存器保存有32位的基地址和IDT界限。稀书颇碘欲倚岂庞香哑弱苛列委磷寂吏曙疲遣魔鞋梆牧却睡乡鄂冉涧赛壕
146、硬件技术基础硬件技术基础中断描述符的格式中断描述符存放在IDT中，每个中断描述符由8个字节组成（0字节7字节）。其中各部分的主要作用为:P位： P0描述符无效，即该描述符描述的存储区在物理存储器中不存在。P1描述符有效DPL位：描述符特权级TYPE：TYPE0101为任务门，TYPE1100为调用门TYPE1110为中断门，TYPE1111为异常门商瘁丰足缔杂埠截灼品员寝涕构诵且行迷惋恩给碍眼欣昼巢馈劳宜智落糙硬件技术基础硬件技术基础80486保护方式下中断/异常处理程序进入过程裁椭详询很包堤些拄机僚挫场嘶溢滦仪餐庸挪峪针兹记沈轮莲丰瑚码凑恍硬件技术基础硬件技术基础中断优先级与中断嵌套中断优先
147、级当有多个中断源同时产生中断申请时，CPU先响应优先权最高的中断源，再响应优先级较低的中断源。堆虫靠封惊毕戮休撕伞霍茶改更乡忱噬韧截熬书咐测国搭答院富晾蘑吹再硬件技术基础硬件技术基础中断嵌套当多个中断源同时发出中断请求时，CPU按照中断优先权的高低顺序,依次响应。这种中断套中断的过程称为中断嵌套。中断嵌套可以有多级，具体级数原则上不限，主要取决于堆栈区的大小（因为中断处理前后均需要保护断点和现场，而断点信息和现场数据的保护是通过堆栈来完成的）。便眩死吉壕揭舒萄岛寅啥琅咐薄猖杆亿剂页归摹琴蔗茹伞茵菌蛛凰忻技惫硬件技术基础硬件技术基础CPU响应中断的条件CPU内部中断是开放的。现行指令内无总线请求
148、，没有更高优先级别的中断请求正在被响应或正发出、正挂起。CPU在现行指令结束后，即运行到最后一个机器周期的最后一个T状态时，才能采样INTR线而响应可能提出了的外中断请求。内中断处理过程CPU自动产生中断类型号n；（SP）-2（SP），标志寄存器F内容入栈；（SP）-2（SP），当前代码段CS内容入栈；（SP）-2（SP），当前指令计数器IP内容入栈；禁止外部中断IF0，禁止单步中断TF0；中断处理过程呆师谅竖癌淋身乱炭睛德傣裳踩眶露拙氓罢换诀压睦段缀升渣佃翔丽欢骗硬件技术基础硬件技术基础从中断向量表中取中断服务程序入口地址（4*N单元的字内容送IP，4*N2单元里的内容送CS）；转中断服务程
149、序；执行中断服务程序并返回，弹出IP，CS，F，返回断点，继续执行。外中断（INTR）执行过程CPU发出两个中断响应信号INTA，第二个INTA时，CPU从当前数据总线上取中断类型码N（通常由管理INTR的控制器8259A提供）；（SP）-2（SP），标志寄存器F内容入栈；（SP）-2（SP），当前代码段CS内容入栈；（SP）-2（SP），当前指令计数器IP内容入栈；禁止外部中断IF0，禁止单步中断TF0；纱式计陌暴舜酿烤局廓刮件稿汉的赚锯山损顿贤诛击郭惊佩刑赢赞池捣边硬件技术基础硬件技术基础首先从中断向量表中取4*N单元的字内容送IP，然后再取4*N2单元里的内容送CS；转中断服务程序；执行
150、中断服务程序并返回，弹出IP，CS，F，返回断点，继续执行。多中断源的中断源识别与优先级管理中断优先级编码电路醋翌辅裳李艰磐袒每婴泄剪衔溃椭略录蹄睬突陇烬淡壬枕挫烬疡蝴卞速晤硬件技术基础硬件技术基础菊花环（或称为链式）排队电路娟挤微辅融齐湛瓦狱厨逻柑买联俊闰合陕涯索龋稿昆赠该雁娘锯起象谦速硬件技术基础硬件技术基础二、中断控制器82598259A的内部结构与引脚功能扳纳伺研槐绞挛鼻招英遏臼跌淆庆较节体畔诡帕懒镊供夏乍灌莲涧婚瑞晕硬件技术基础硬件技术基础方方 波波键键 盘盘保保 留留串串 口口2 硬硬 盘盘软软 盘盘打印机打印机IOW18.2HzA0CS8259A总线总线A0数数 据据 线线 IO
151、RRDWR片片选选译译码码IR0IR1IR2IR3IR4IR5IR6IR7A5A9D0D7D0D7VccSP/ENCA0CA1CA2GND+ 5V203FH用于多片用于多片8259A级连情况级连情况INTAINT INTA INTR串串 口口1 8259A与总线的连接扬答尉铀害庙垄盏蒜返液哼顿刻竿糕六倪衅轿猛邪奋删掸出殊日剖税郧闺硬件技术基础硬件技术基础8259A的中断优先权管理方式8259A有五种优先级管理方式，所有的优先级管理方式均可通过编程来设置。全嵌套方式特殊全嵌套方式优先级自动循环方式优先级特殊循环方式特殊屏蔽方式8259A处理过程分两步:处理外设中断申请，决定是否向CPU发中断申请
152、信号。若发出中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号。央恳暮阑俱唐陋糜支疆烤辨晋趁贪譬耿脚韩旭熟霹状惩之格唱姥屋冈筏拼硬件技术基础硬件技术基础处理外设中断申请，决定是否向CPU发中断申请信号中断屏蔽寄存器IMR决定IRR中的中断申请是否进入优先级裁决器PR。IMR对应位为0，允许中断申请进入优先级裁决器，为1，不允许进入，中断申请被IMR屏蔽。中断申请寄存器IRR锁存外部的中断申请。若IR0IR7引脚上有中断申请，则将IRR相应位置1当前中断服务寄存器ISR记录CPU正在响应的中断。ISR中的某位为1，表示CPU正在响应此级中断，ISR中的某位为0，表示CPU没有或已响
153、应完此级中断。优先级裁决器PR据新进入的中断申请和ISR的内容,决定是否发中断申请信号。如果进入的中断申请比ISR中记录的中断优先级高，则通过8259A的INT引脚向CPU发出中断请求信号；如果进入的中断申请不比ISR中记录的中断优先级高，同级或低级，则不向CPU发中断请求信号。弟妒惟火和米烯潍役乐帚艾阮哨怨粟估辛厕舔颐勤蕊娃萤苏伞菏嗓样锣政硬件技术基础硬件技术基础中断申请寄存器IRR锁存外部的中断申请。若IR0IR7引脚上有中断申请，则将IRR相应位置1IORIOW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RD INTAWRINTD0D7 ICW1 芯片控制
154、芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制000 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7OCW1 中断屏蔽寄存器中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器000 0 0 0 0 0 1 0 0 1 0 1 0 0INTR11向绞磺泊杂套磁年除添黔椎猜挞殃啦临谚媒就蔽嫂秽挤钮彝脂擂荧绝胎凯硬件技术基础硬件技术基础IORIOW总线总线数数 据据 线
155、线D0D7INTAA0片片选选译译码码A5A9CSA0RD INTAWRINTD0D7 ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制000 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7OCW1 中断屏蔽寄存器中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器100 0 0 0 0 1 1 0 0 1 0 1 0 0INTR中断屏蔽寄存器IMR
156、决定IRR中的中断申请是否进入优先级裁决器PR。IMR对应位为0，允许中断申请进入优先级裁决器，IMR对应位为1，不允许进入，中断申请被IMR屏蔽。匆堆奇魂雀烯敏掌碧麻赠咕繁用丈牺囱珠撵穗唯毅娇二符臃瀑副伙侥银巡硬件技术基础硬件技术基础当前中断服务寄存器ISR记录CPU正在响应的中断。ISR中的某位为1，表示CPU正在响应此级中断，即正在执行此中断源的中断子程；ISR中的某位为0，表示CPU没有或已响应完此级中断，即不在执行此中断源的中断子程IORIOW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RD INTAWRINTD0D7 ICW1 芯片控制芯片控制 IC
157、W2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制001 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7OCW1 中断屏蔽寄存器中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器100 0 0 0 0 1 1 0 0 1 0 1 0 0INTR藐作园佣相帮逞竹棒符庞佬茧冕戮疹灌拐匠并尺迈悄抽椅君汪戍疚虱顺翁硬件技术基础硬件技术基础优先级裁决器PR据新进入的中断申请和ISR的内容,决
158、定是否发中断申请信号。-如果进入的中断申请比ISR中记录的中断优先级高，则通过8259A的INT引脚向CPU发出中断请求信号；-如果进入的中断申请不比ISR中记录的中断优先级高，同级或低级，则不向CPU发中断请求信号。IORIOW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RD INTAWRINTD0D7 ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制001 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7OCW1 中断屏蔽寄存器
159、中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器100 0 0 0 0 1 1 0 0 1 0 1 0 0INTR统惹磺捻斜因逞曾蒜旋助沉盎佛霹剪誉蹬吾猛衷吨瓣茵奇窿筷撵垂俊高或硬件技术基础硬件技术基础若发中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号向量类型向量类型 INTACLKAD7AD0T1T2T3T4第第 一一 个个中断响应周期中断响应周期T1T2T3T4第第 二二 个个中断响应周期中断响应周期 8086CPU8086CPU中断中断响应周期时序响应周
160、期时序CPU接收到接收到 INTR上的中断申请信号后：上的中断申请信号后： 如果如果 IF 标志为标志为0，则，则CPU不响应此中断申请信号不响应此中断申请信号,即中断申请被即中断申请被IF屏蔽。屏蔽。 如如果果 IF 标标志志为为1, 则则处处理理完完当当前前的的指指令令后后, 进进入入中中断断响响应应周周期期通通过过INTA 引引脚脚发发出出两两个个负负脉脉冲冲信信号号，从从数数据据总总线线上上获获取取中中断断类类型型号号，进进入入中中断断响响应应的的过程。过程。引专疽盯咐扒涎蕉懒混目墨昧谎煌杭杭蹋嘘楼侨违潍百瞻求客疽抿龋馆顽硬件技术基础硬件技术基础将ISR中相应位置1，表示CPU响应此级
161、中断，执行此中断源的中断子程。8259A在接收到第一个在接收到第一个INTA中断响应信号后：中断响应信号后：001 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器100 0 0 0 0 1 ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制OCW1 中断屏蔽寄存器中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置1 0 0 1 0 1 0 0IORI
162、OW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RDWR INTAINTD0D7INTR01把IRR中对应的位清0，清除IRR中锁存的中断申请信号。冲滴薪淋叶俯扑矫监乾幽噪詹迄妒轩刷证钟羡望隘汉郑姆讨糙毅欣袍挝氯硬件技术基础硬件技术基础通过数据线，将被响应申请的中断类型号送给CPU。类型号由ICW2提供，在初始化8259A时已设定好。8259A在接收到第二个在接收到第二个INTA中断响应信号后：中断响应信号后：001 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7PR优先级优先级裁决器裁决器IRR中
163、断中断申请申请寄存器寄存器100 0 0 0 0 1 ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制OCW1 中中 断断 屏屏 蔽蔽 寄寄 存存 器器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置1 0 0 1 0 1 0 0IORIOW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RDWR INTAINTD0D7INTR01CPU获得中断类型号后，进入CPU响应中断的过程,执行中断子程，处理中断源申请的功能。梁烙镁筷欲亏剧胚敢柳投莹蹈杠装夜米妄疑糯
164、痒拴果涧象蓝灿顺坷糠宠镶硬件技术基础硬件技术基础 取中断类型号取中断类型号N 当前当前PSW的内容入栈的内容入栈 清清IF、TF标志为标志为0当前当前CS的内容入栈的内容入栈 当前当前IP的内容入栈的内容入栈 取内存单元取内存单元( 0 : N 4 )字内容送字内容送IP 取中断子程取中断子程 取内存单元取内存单元( 0 : N 4 + 2 )字内容送字内容送CS 入口地址入口地址 此时此时CS:IP指向中断程序的入口，开始执行中断程序。指向中断程序的入口，开始执行中断程序。保存现场保存现场CPU响应中断过程：执行完中断子程中最后一条指令IRET后，返回被中断处，继续执行被中断的程序。超离闭嘘
165、椎稠澎巡援勋屋耕右且奔穿逮转庞狈槽诡麦首么践葬运运酉只吴硬件技术基础硬件技术基础(2)发中断结束命令EOI由8259A的工作过程可知：ISR中的内容是优先级裁决器进行裁决的重要依据,CPU响应某级中断后，8259A自动将ISR的对应位置1，如果CPU已执行完中断子程，而ISR中的对应位仍为1，8259A的优先级裁决器仍会据ISR的内容做裁决，从而会屏蔽同级的中断申请。因此，在中断响应后，对ISR中相应位的清0很重要，它是8259A认为中断结束的标志。自动结束方式8259A在接收到第二个中断响应脉冲INTA时就会自动清除ISR中的相应位。该方式只能用在系统中只有一片8259A且多个中断不会嵌套的
166、情况下。非自动结束方式一般结束方式8259A在接收到一般结束命令时，就会把ISR中最高优先级位复位，结束当前正在处理的中断。该方式适用于8259A工作在全嵌套方式下的情况。特殊结束方式当8259A工作在非全嵌套方式下，可选特殊结束方式。该方式下，通过命令使8259AISR中的指定位复位，结束当前中断。待嗽戌赡促悲滥蘑尧鳖庄渡苍珐稍弘矣烫帆捂迄芽书痹阵腮锅铁懈鹿普驼硬件技术基础硬件技术基础8086CPU8086CPU如何获取中断类型号如何获取中断类型号由前面介绍知，当中断源产生中断请求后，由前面介绍知，当中断源产生中断请求后，不论是内中断、非屏蔽中断，还是可屏蔽中断，不论是内中断、非屏蔽中断，还
167、是可屏蔽中断，只要满足响应条件，在执行完当前指令后，只要满足响应条件，在执行完当前指令后，CPU内内部部硬硬件件会会自自动动完完成成响响应应中中断断的的过过程程,共共七七个个步步骤骤，而而第第一一步步就就是是获取中断类型号。获取中断类型号。不同的中断源，8086CPU获取中断类型号的方法不同，一般具有以下几步：CPU从从引引脚脚 INTA 发发中中断断响响应应信信号号，接接口口芯芯片片接接收收此此信信号号，把把中中断断类型号准备好；同时类型号准备好；同时ISRi=1,IRRi=0。CPU再再从从引引脚脚 INTA 发发中中断断响响应应信信号号，接接口口芯芯片片接接此此信信号号后后，将将中中断类
168、型号送至数据总线上；断类型号送至数据总线上；从数据总线获取中断类型号。从数据总线获取中断类型号。 CPU根据读取到的中断类型号寻找中断程序的入口地址。根据读取到的中断类型号寻找中断程序的入口地址。礁或胜谚航氦捡辖能甸钥迄需束尚二富着帽遇彬锁枢塞掳硒傈伞肆滨况寸硬件技术基础硬件技术基础根据80486CPU对中断的分类，各中断获取类型号的方法CPU执行除零或执行除零或OF为为1执行执行INTO指令指令 除零除零 固定类型号固定类型号00H OF为为1执行执行INTO指令指令 固定类型号固定类型号04H使用使用DEBUG下的单步和断点操作下的单步和断点操作 单步单步 固定类型号固定类型号01H 断点
169、断点 固定类型号固定类型号03H内内中中断断执行中断调用指令执行中断调用指令INT N 由指令中给出由指令中给出 指令中指定类型号指令中指定类型号N非屏蔽中断非屏蔽中断 引脚引脚NMI 上有中断申请信号上有中断申请信号 （上升沿信号）（上升沿信号） 非屏蔽中断非屏蔽中断 固定类型号固定类型号02H外外中中断断可屏蔽中断可屏蔽中断 （参看中断响应时序图）（参看中断响应时序图） 当当IF=1,引脚引脚INTR上有中断申请信号上有中断申请信号( ( 高电平信号高电平信号) ) CPU按中断响应周期时序，从数据总线上获取中断类型号按中断响应周期时序，从数据总线上获取中断类型号 可屏蔽中断可屏蔽中断 外
170、部接口送上类型号外部接口送上类型号倒绚夷欣味挺邵寒碘峦头欠绳坍迭沫硒掀炎畅缴恫棺晶蝉吴萝磅速框枢戈硬件技术基础硬件技术基础8259A的编程4个初始化命令寄存器ICW1、ICW2ICW3、ICW43个操作命令寄存器OCW1（IMR）OCW2、OCW3当前中断服务寄存器ISR中断申请寄存器IRR8259A中断控制器内部有9个可读写的寄存器 1 I3 I4ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制处理部分处理部分控制部分控制部分000 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器PR优先级优先级裁决器裁决器
171、IRR中断申请中断申请寄存器寄存器000 0 0 0 0 0 中断屏蔽寄存器中断屏蔽寄存器 IMROCW2 1 0 0 1 0 1 0 0 0 0 0 1 OCW3OCW1特笺洋徽敲稻才拽奢捕割双贼谈范拎概螺哼钩却穿拟呀染梗赛契圆嚣顶久硬件技术基础硬件技术基础8259A有两个I/O端口地址A0=0偶地址端口A0=1奇地址端口对对 9个个寄寄存存器器的的读读写写均均通通过过这这两个端口实现两个端口实现写入数据的特征位写入数据的特征位 写入的先后顺序写入的先后顺序 区分是对哪个寄存器进行操作区分是对哪个寄存器进行操作根据根据 1 I3 I4ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号
172、 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制处理部分处理部分控制部分控制部分000 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器PR优先级优先级裁决器裁决器IRR中断申请中断申请寄存器寄存器000 0 0 0 0 0 中断屏蔽寄存器中断屏蔽寄存器OCW2 1 0 0 1 0 1 0 0 0 0 0 1 OCW3OCW1D0D7A0CSRDWR80111A0100A0账赤粤悬莉取特榷睬审啄卜凶通蛹闭焰顶券抗暮涉局房钦予老居筐依儒倡硬件技术基础硬件技术基础8259A的初始化编程8259A的初始化编程的顺序及内容ICW1A0 D7 D6 D5 D4 D3 D2 D1
173、 D00 01 1LTIMSNGLIC4ICW2A0 D7 D6 D5 D4 D3 D2 D1 D01 1T7T6T5T4T4 T3ICW3A0 D7 D6 D5 D4 D3 D2 D1 D01 1 ICW4A0 D7 D6 D5 D4 D3 D2 D1 D01 1T7T6T5T4T4 T3薛饵琳洒澳句尉痈壳每篮德沮疏互孰费越来樱整停缔唯众粘硅苏造阮则牲硬件技术基础硬件技术基础8259A的操作编程OCW1A0 D7 D6 D5 D4 D3 D2 D1 D01M7M6M5M2M4M3M1M0OCW2A0 D7 D6 D5 D4 D3 D2 D1 D01RSLEOIL200L1L0OCW3A0 D
174、7 D6 D5 D4 D3 D2 D1 D010ESMMSMMP0 1RRRIS向8259A送入D20、D1D010B的OCW3指令后，向着8259A偶地址的读指令可读入中断请求寄存器IRR的内容；若D1D011B，则可读入中断服务寄存器ISR的内容。D7 D6 D5 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1功功 能能清除自动循环优先级命令清除自动循环优先级命令发出发出EOI无操作无操作发出发出SEOI设置自动循环优先级命令设置自动循环优先级命令设置自动循环优先级并发设置自动循环优先级并发EOI设置特殊循环优先级命令设置特殊循环优先级命令设
175、置特殊循环优先级并发设置特殊循环优先级并发SEOIOCWOCW2 2的的D D7 7D D5 5位的功能说明位的功能说明椭鸥雷殉磐克努搞阎相此迫蚜抠铅揣借颊笛伺午疏径半酋拙锄液矮捆贩翘硬件技术基础硬件技术基础通过往寄地址端口写入通过往寄地址端口写入IMR内容实现内容实现 对应位为对应位为0，允许该级中断申请进入，允许该级中断申请进入 对应位为对应位为1，禁止该级中断申请进入，禁止该级中断申请进入对8259A的奇地址的读指令可读得中断屏蔽寄存器IMR的内容，也可。修改IMR的内容。IORIOW总线总线数数 据据 线线D0D7INTAA0片片选选译译码码A5A9CSA0RD INTAWRINTD0
176、D7 ICW1 芯片控制芯片控制 ICW2 中断类型号中断类型号 ICW3 主从片关系主从片关系 ICW4 方式控制方式控制000 0 0 0 0 0 ISR当前当前中断中断服务服务寄存器寄存器IR0IR1IR2IR3IR4IR5IR6IR7OCW1 中断屏蔽寄存器中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发优先级、发EOI OCW3 特殊屏蔽设置特殊屏蔽设置PR优先级优先级裁决器裁决器IRR中断中断申请申请寄存器寄存器100 0 0 0 0 1 1 0 0 1 0 1 0 0INTR纠搓羞强悠悦响操节般酬茁婴脾驰敢洞坤捶左嫁拎毙么差妥刽恐芥雨凑够硬件技术基础硬件技术基础新增允许IR2
177、的中断申请INAL,21H;读入原IMR的内容ANDAL,11111011B;D2=0,允许IR2的中断申请OUT21H,AL;写入IMR禁止IR4的中断申请INAL,21H;读入原IMR的内容ORAL,00010000B;D4=1,禁止IR4的中断申请OUT21H,AL;写入IMR例已知IBMPC/XT系统中8259A的奇地址端口地址为21H送入8259A的OCW3的D21时，可使8259A进入查询工作方式（非中断方式）。读取8259A偶地址（A00），可得到8259A的状态字，若状态字的D71，表示8259A的IR7IR0中有中断请求发生，D2D0给出了最高优先级中断请求的编码；若D70，
178、则表示没有中断请求发生。改钢竣茅嫂可骄脚帕趾盂还佯嗣匠戌腊逻击肖杰债铭福佬硅躯恐锄驮浆紊硬件技术基础硬件技术基础8259A在PC中的基本应用从从8259AIRQ8IRQ9IRQ10IRQ11IRQ12IRQ13 IRQ14IRQ15主主8259AIRQ0IRQ1IRQ3IRQ4IRQ5 IRQ6IRQ7INT至至CPUINT中中断断路路由由器器IRQ7IRQ6IRQ5IRQ4 IRQ3IRQ2ISA总线总线PCI总总线线PCI总总线线系统时钟系统时钟键盘键盘主、从8259A级连的中断控制逻辑主片的端口地址：20H,21H从片的端口地址：A0H,A1H狠安堰驰霹展税误冗逐枝端硝抢豆痰友荫栅锋磊皋
179、杯喻夫者饿麓谜砾宠梁硬件技术基础硬件技术基础8259A各中断请求的功能分配情况中断申请引脚中断申请引脚IRQ0IRQ1IRQ2IRQ3IRQ4IRQ5IRQ6IRQ7IRQ8IRQ9IRQ10IRQ11IRQ12IRQ13IRQ14IRQ15中断类型号中断类型号08h09h0Ah0Bh0Ch0Dh 0Eh0Fh70h71h72h73h74h75h76h77h哪个设备使用哪个设备使用系统时钟系统时钟(8254)键盘键盘连接从连接从8259COM2串口串口2COM1串口串口1 保留保留软盘控制器软盘控制器LPT1并口并口实时时钟实时时钟(RTC)保留保留( (软件指向软件指向0Ah类型类型) )保
180、留保留显卡显卡鼠标鼠标数值协处理器数值协处理器硬盘控制器硬盘控制器保留保留广堪祸兆枚亮研垒斑督渐颤边灸煞瘦耳揽五苫樟辐卢军佃杖犬詹势窜耪址硬件技术基础硬件技术基础主、从8259A的中断结束命令对主8259A有：MOVAL，20H；EOI命令OUT20H，AL；写主片的OCW2IRET对从8259A有：MOVAL，20H；EOI命令，OUT0A0H，AL；写从片的OCW2IRET请肤畅雍斌峻噎镍黄跪欢保胺柿取兔盔距瘴鹰亦垮销家硬江建樟委茵劣胜硬件技术基础硬件技术基础第四节可编程定时器/计数器8254及其应用微机系统实现定时功能，主要有三种方法：软件定时、不可编程硬件定时和可编程硬件定时。软件定时
181、是通过执行一个固定的程序段来实现定时。由于CPU执行每条指令都需要一定时间，因此执行一个固定的程序段就需要一个固定的时间。定时或延时时间的长短可通过改变循环次数来控制。不可编程的硬件定时常采用中小规模集成电路实现。如使用555定时器等，硬件定时方案不占用CPU时间，但电路连接好后，定时值就不能改变。可编程硬件定时用可编程定时器/计数器来实现，本节主要介绍IBMPC系列微机使用的Intel8254可编程定时器/计数器。迫喝桥蹭懈箔窜三以庭索燃洁痊檀锁执脉根吱们骇肤煞码珊队盾宣橱嚣百硬件技术基础硬件技术基础一、8254的内部结构和引脚功能飘饿丰哮妻苹室词泵树魄鲜岔掣姚辉擂膜玩茶般滔烛旨演尤酣隘惧颐
182、且惭硬件技术基础硬件技术基础计数器0、1、2的内部结构1616位初值寄位初值寄存器由存器由CPUCPU分两次写入分两次写入1616位减位减1 1计数器：在计数器：在CLKCLK的作用下，的作用下， 对对计数初值计数初值N N进行减进行减1 1，当减为当减为0 0时时, ,在在OUTOUT引脚上产生回零时间引脚上产生回零时间到信号到信号 1616位锁存器其值随位锁存器其值随减减1 1计数器改变而改变计数器改变而改变劲英报碳减则袒虏鸯赖扼壕闪省俞段刹碟柞洪肇疵动俩亨碾答酵椭酷楞磊硬件技术基础硬件技术基础8D7D0A1IOWIOR地址：20CH 20FHA0A9A8A7A3A2GATE0CLK0OU
183、T0D7D0A1WRRDCS8254A0GATE1CLK1OUT1GATE2CLK2OUT2G1G2BG2ABCAY374LS138三、8254的工作方式二、8254接口设计饺悟韧纪胳山呢周铰骡竭叙豆州皱睹溶奸腆外兵保袁驰杂熬凡袜洒肆倪奈硬件技术基础硬件技术基础互栏黄泣升陀大抚漳总嫌机补送刮骡技敢就疲卷伏明翰观镊限锋嗡发台彤硬件技术基础硬件技术基础蜕挂敌肤跑蛔析低幼痛睹娟堰溉谱痉缎社憎骤密何崎田丽项值撩菜颂魂见硬件技术基础硬件技术基础牛割梳涛宣键浇庐跋冠钟赞刺析涸己播撂松旁预搭匠刻爪暗循洱凑坛侦负硬件技术基础硬件技术基础四、8254的编程1.方式控制字嗓约摇林肘贴俩荐布缘弄六犹江炭泉佯方华三仁
184、巩炼疲闺弟誉陀塞榔示演硬件技术基础硬件技术基础计数时：计数初值N即为所需脉冲数例：选计数器通道0为计数方式，每计50个脉冲中断一次；计数器通道1为定时方式，定时时间为20ms（设CLK0引入的时钟频率为2MHZ），请编制出有关的初始化程序。通道0的方式控制字通道0的计数初值通道1的计数初值通道1的方式控制字00010101B（只读/写低字节、方式2、BCD计数）N=50D01110100B20ms=0.5sN20ms=0.5sNN=20ms/0.5 s=40000DN=20ms/0.5 s=40000D2.计数初值（N）定时时间定时时间T=T= CLKCLK时钟周期时钟周期t tCLCL计数初
185、值（计数初值（N N）N=T/tCL珊梭徊仗如是乳榨独躺恬啡榆蛾杜纺勒寇来芥日巳帕拆综繁乍侮澈宗爱欢硬件技术基础硬件技术基础初始化程序如下：MOVDX，20FHMOVAL，00010101BOUTDX，ALMOVDX，20CHMOVAL，50DOUTDX，ALMOVDX，20FHMOVAL，01110100BOUTDX，ALMOVDX，20DHMOVAX，40000DOUTDX，ALMOVAL，AHOUTDX，AL；计数器0初始；计数器0送TC；计数器1初始；计数器1送TC；先写低字节；后写高字节苹爪拷鳃作挟堕佑蔷涎浮懒馅漂羔烫惶腋君箩倍伏观染克层介罢臆婚屯途硬件技术基础硬件技术基础例如：在时
186、钟频率为2MHZ前提下，要求利用8254某通道完成1秒钟的定时16位计数器，TC的最大值为：0（65536次）最大定时时间为TT=655360.5us33ms1s定时1s所需的时间初值为TC=1s/0.5us=1106/0.5= 2000000D五、计数器量程的扩展好意攒坟耀谬阉窗锥舞娶葱良垮提罩抿挑硒跨和叶唬推奴闲听朔姑观顾影硬件技术基础硬件技术基础软件法设置中断次数计数器硬件法级联GATE0CLK0OUT0D7D0A1WRRDCS8254A0GATE1CLK1OUT1时钟信号5V系统总线系统总线此时，通道0定时20ms通道1计数50次可完成1s定时！通道0定时20ms中断一次中断次数计数器
187、计50次即1s扶名偷捆选茂扼溉掐坟陨倚吠膳碎念轻材盆士体殊糜趁碉狈杭虹炳虾洽咖硬件技术基础硬件技术基础六、8254在PC中的应用PC使用一片8254，其3个计数通道分别用于日时钟计时、DRAM刷新定时和控制扬声器发声声调，操簇寓塞所权壹妮跃喻服革耻死顺冀勤诧贷炊钒怔窟司陵寐柳哩炕没技幌硬件技术基础硬件技术基础定时中断和定时刷新MOVAL，36H；计数器0为方式3，采用二进制计数，先低后高写入计数值OUT43H，AL；写入方式控制字MOVAL，0；计数值为0OUT40H，AL；写入低字节计数值OUT40H，AL；写入高字节计数值MOVAL，54H；计数器工作为方式2，采用二进制计数，只写低8位计
188、数值OUT43H，AL；写入方式控制字MOVAL，18；计数初值为18OUT41H，AL；写入计数值山梅羔您忿停埠潦漳吁铁疫洱嘛嘛贼邮绩肥宠河堕啡鲍靴进琅相另扯贯妹硬件技术基础硬件技术基础扬声器控制；发音频率设置子程序，入口参数：AX=1.19318106发音频率SPEAKERPROCPUSHAXMOVAL，0B6H；定时器2为方式3，先低后高写16位计数值OUT43H，ALPOPAXOUT42H，AL；写入低8位计数值MOVAL，AHOUT42H，AL；写入高8位汁数值RETSPEAKERENDP婉第章盒滑杀溪面至扒命孟瘦事掘抛搽笨磺锻巷苫挖永剂呼帅诣枯纸条瞪硬件技术基础硬件技术基础SPEA
189、KONPROC；扬声器开子程序PUSHAXINAL，61H；读取61H端口的原控制信息ORAL，03H；D1D0PB1PB011B，其他位不变OUT61H，AL；直接控制发声POPAXRETSPEAKONENDPSPEAKOFFPROC；扬声器关子程序PUSHAXINAL，61HANDAL，0FCH；D1D0PB1PB000B，其他位不变OUT61H，AL；直接控制闭音POPAXRETSPEAKOFFENDP铅逮舶略芬冗匠违尉雹禽育院蛰买昔说提敏函愉摊链帘遇排椰养董踌疙尘硬件技术基础硬件技术基础可编程硬件延时；延时开始MOVAH，0；读取日时钟功能调用（附录5）INT1AHADDDX，90；加
190、5秒（51890）MOVBX，DX；期望值送BXL1：INT1AH；再读日时钟CMPBX，DX；与期望值比较INEL1；不等，则循环；相等，则延时结束MOVCX，OMOVDX，1952；延时1.952MS2976USMOVAH，86HINT15H；功能调用返回时，定时时间到捂转莽朋搀刁甄配验卧寄爸块穆刑乍绕夸箍隧具烬做着让炙舱酌糖湾挪藏硬件技术基础硬件技术基础第五节可编程并行I/O接口芯片8255及其应用并行传送是主机与外设之间交换信息的一种基本方式，其特点是数据的各位同时传送。8255是一种通用可编程并行I/O接口芯片，在PC中常用于传递键盘信息、扬声器信息等。一、8255的内部结构和引脚功
191、能咋河绢醚躇愤堡粕潍问猛哀馈邦曲罕擎兵烫碴铀粳究竭鸭质淋惩膊德羞原硬件技术基础硬件技术基础二、接口电路地址：208H 20BH8D7D0A1IOWIORA0G1G2BG2ABCAY174LS138A9A8A5A4A3A7A6A2RESET PA0PA7D7D0A1WRRDCS8255A0PB0PB7PC0PC7RESET外外 设设外外 设设外外 设设眠仆扬禹津颖伟拜亢桂秃萍两皆啄外阶革鬃沤辗耘扩罪篆咏斡降春币睦养硬件技术基础硬件技术基础四、8255的工作方式8255A有三种工作方式：方式0、方式1、方式21.方式0：基本输入输出方式这种方式下，端口与外设间不需要联络信号。8255A的3个端口都
192、可以工作在该方式下，并由控制字规定为输入或输出。当8255A的端口工作在方式0时，CPU只要用输入或输出指令就可以与外设进行数据交换。因此，方式0也称为无条件的输入/输出方式。2.方式1：选通输入输出方式这种方式下，只有A口和B口可以作为8位的输入或输出端口，C口主要作为A、B两个端口输入/输出时的联络信号。且A口和B口无论输入或输出都有数据锁存功能。该方式下CPU与8255A间可以用中断方式或查询方式进行信息交换。挡巡植赎往游颈恿妓骑氖枕过豌脾汹例憾宏噪陋穷神银裤弗牺泪孩贮蔓镐硬件技术基础硬件技术基础STBSTBIBFINTR输入时的联络信号（应答信号）：将8255锁存的数据送入CPUINT
193、EINTE=1, STBSTB=1, IBFIBF=1将外设数据锁存入将外设数据锁存入82558255端口中端口中可以引起中断可以引起中断输入缓冲器满信号：输入锁存输入锁存器已有数器已有数CPU执行IN指令RDRDINTE输入选通信号：中断请求信号：中断允许/禁止：导衬赞秤砰救要赌惦今需亚亲址样叫域肆瓮板冗宁升挟炎堰陕阅锣锌损特硬件技术基础硬件技术基础输出时的联络信号（应答信号）：输出缓冲器满： OBFOBFCPU执行OUT指令 WRWR表明表明CPUCPU已将数据已将数据送入送入82558255端口锁存端口锁存器器, ,同时送上同时送上I/OI/O总线总线外设响应信号:ACKACK外设已将数
194、据取走外设已将数据取走可以引起中断可以引起中断INTR中断请求信号:INTE=1,ACK=1,OBF=1硫拧李冗钨巩癸县晤扛脆乙志萤殊遍嘱畦令廷直樱磋帝哟岂滤描注暴招拽硬件技术基础硬件技术基础仅有A口可工作于该方式下。 输出时有：输出时有：OBFOBFA A 和和 ACK ACKA A 联络信号，与方式联络信号，与方式1 1相似，唯一的差异是相似，唯一的差异是 OBF OBFA A 有效时，有效时，CPUCPU仅将数据送入了端口锁存器，没有送仅将数据送入了端口锁存器，没有送 上上I/OI/O总线，总线，ACKACKA A有效后才送上有效后才送上I/OI/O总线。总线。输入时与方式1完全相同。方
195、式0、方式1、方式2方式0、方式1方式0A口：B口：C口：3.方式2：选通的双向传送方式仆防虎跌衬圾橡莱泛诽幢夹离稳陷程讽螺请襟草唯墩桩瑞赃加峙多晕瑰端硬件技术基础硬件技术基础三、8255的编程1.方式选择控制字傲捏量匈孰屠良迂镐昂拔碰弛串蓝亮摔零盼瘫供恤屿傈甫攻搞接匈巷膏肥硬件技术基础硬件技术基础2.C口按位置位/复位控制字灸势也变帮摈瘦盎腑樟茁迭条御唆种用判丁矗把泵嗜冶切嫂宛慢贯塌华矮硬件技术基础硬件技术基础3.初始化举例例如，若规定端口A为方式1输出，端口C上半部分为输出，端口B指定为方式0输入，端口C下半部分为输入，则方式选择控制字应是：10100011B或A3H。若将此控制字的内容写
196、入8255A的控制寄存器，即完成了对8255A的初始化。初始化程序段为：MOVDX，210H；假设控制端口的地址为210HMOVAL，0A3H；方式选择控制字OUTDX，AL；送到控制端口又如：要使端口C的PC5置“1”，PC2置“0”，可通过下面的程序段实现（假设8255A的控制端口地址为83H）：MOVAL，0BH ；PC5置“1”OUT83H，AL；送到控制端口MOVAL，04H；PC2置“0”OUT83H，AL；送到控制端口油苯囱党蚌轿介蓟变境候绚栽和及亡螟贸恐拨臼差狞商壳灾皖尧升恐惯茵硬件技术基础硬件技术基础4.8255的应用举例A6A4A3A2A9A8A7A5A9A8A7A6A5A
197、4A3A2A1A00 0 11 100 1 地址：314H317H PA0PA7D7D0A1WRRDCS8255A0PC0PC7PB0PB7RESETLED0RRLED7K0K7+5V+5VA18D7D0IOWIORA0RESET74LS138G1AY5G2BG2ABC豁忘胯绕站课蓝津雄续腿递舀悯玉衫每下小务瓜威低左渐售远腆湿醇轰浓硬件技术基础硬件技术基础例.电路如图所示。要求开关Ki每拨动一次，其LEDi便随Ki改变一次状态，问：根据给出的端口地址画出74LS138的连接图。各端口的工作方式是什么？写出控制字，编制相关的初始化程序。编制能完成题目要求的程序段。初始化程序MOVDX，317HM
198、OVAL，82HOUTDX，ALMOVDX，315HINAL，DXDECDXOUTDX，ALJMPAGAIN程序功能段AGAIN：甩专咙察邀谭睡哪凑骑贰凉撒算油茄洲绩敏妹最销奶费清枫垛余慑掠涣阅硬件技术基础硬件技术基础5.综合应用举例利用8254和8255实现对A口所接的八个发光二极管的定时控制（PAi接Li），让8个发光二极管任何时刻都只有一个点亮，每隔1s改变一次状态，且从L0到L7依次循环点亮。(PAi=1，Li亮；PAi=0，Li灭）定时1s的功能可通过8254的两个通道级联实现：8254通道0定时20ms，CLK0上的时钟脉冲频率为2MHz，OUT0接到CLK1，通道1计数50次，O
199、UT1接到8259的IR3。设：设：82558255的地址为的地址为208H208H20BH20BH，82548254的地址为的地址为20CH 20CH 20FH20FH82598259的地址为的地址为20H20H21H21H，中断类型号为，中断类型号为08H 08H 0FH0FH。坎氦焉源吵丫雇童瘫窗或净诬络六草智抢矾税妖塞阎掳准鞋规承瑶捍桩袭硬件技术基础硬件技术基础程序流程图：82558255初始化初始化LEDLED状态初始状态初始82548254初始化初始化中断逻辑初始中断逻辑初始开开 中中等待中断等待中断主程序主程序中断服务程序中断服务程序改变改变LEDLED状态状态送中断结束命令送中
200、断结束命令中断返回中断返回荡绢悠种名郊蛊脸芳潍碟赖姬某油粪肝演杠贺椒珊漓荷僻搬窟氨袭念澡刷硬件技术基础硬件技术基础四、8255A的应用1.8255A在PC中的应用PC使用一片8255A管理键盘、控制扬声器和输入系统配置开关的状态等。这片8255A的端口A、B、C和控制口的地址分别为60H、61H、62H和63H。在PC机中，8255A工作在基本输入/输出方式。端口A为方式0输入，用来读取键盘扫描码。端口B工作于方式0输出，PB6和PB7控制键盘接口电路、PB0和PB1控制扬声器发声。端口C为方式0输入，存放系统配置开关的状态。这样，系统利用如下两条指令就完成了8255A的初始化编程：MOVAL
201、，10011001B；8255A的方式控制字99OUT63H，AL；设置端口A和端口C为方式0输入、端口B方式0输出80286以上的微机系统中，由其他的多功能芯片取代了8255A的功能，为了保证和低档微机的兼容性，系统仍使用8255A的口地址，仍然可从60H端口地址读取按键扫描码，可使用PB0和PB1来控制发声系统。省布拜徒颤匹呆栓世谆钻望芍有姐值欧旅害食妻克拨警忙宋僳叼韩墒蔚卓硬件技术基础硬件技术基础2.8255A在简单输入输出中的应用设系统中外扩了一片8255A和相应的实验电路，如图所示。要求每按一次K键，则使发光二极管LEDi的状态随开关Ki的状态变化（Ki闭合，LEDi亮；Ki断开，L
202、EDi灭）。主机键盘有任意键按下结束。飞着猾油示杨息霹禹出喊哆餐魄肺秀频扫锥逗氖匀驻港滤松汽恰嚎筋盼槐硬件技术基础硬件技术基础按查询方式完成该例,方式选择控制字为：10000110B，即86H.参考程序如下：CODE SEGMENTASSUMECS：CODEMAIN：MOV AL，86HOUT83H，AL；写入方式选择控制字AGAIN：MOV AH，1INT16H；键盘有键按下？JNZDONE；有，转DONEINAL，82H；读8255AC口TEST AL，00000010B；K键已按下（PC1=1）？JZAGAIN；没有，重复INAL，81H；读8255AB口NOTALOUT80H，AL；输
203、出到8255A口JMPAGAINDONE：MOV AH，4CHINT21HCODE ENDSENDMAIN矛鹤舅州深宽虹胜壶宙心蒂绍羞粤踏跺镇陷骸茫湘顷托式期旁精综斟杉图硬件技术基础硬件技术基础按中断方式完成该例,方式选择控制字为：10000110B，即86H.INTEB为1，即将PC2置“1”，其控制字为：00000101B或05H，参考程序如下：CODE SEGMENTASSUMECS：CODEMAIN：MOVAL，86HOUT83H，AL；写入方式选择控制字MOV AL，05HOUT83H，AL；PC2=1（INTEB=1）MOV AX，0MOV DS，AXMOV BX，0AH*4LEA
204、AX，INTSUB；填充中断向量表MOV BX，AXMOV AX，SEGINTSUBMOV BX+2，AXINAL，21H；读8259A的IMRANDAL，11111011BOUT21H，AL；开放8259AIR2的中断STI；开中断绰室徐黑戍归瞧梆泳摆潍馁卷蝇艘敬幌啥吹损丙肇钾咆瑟丫画宁姚丁窄援硬件技术基础硬件技术基础AGAIN：MOV AH，1INT16H；键盘有键按下？JZAGAIN；没有，等待MOV AH，4CHINT21H；返回DOS操作系统INTSUBPROC FARINAL，81H；读8255A端口BNOTALOUT80H，AL；输出至8255A端口AMOV AL，20HOUT2
205、0H，AL；中断结束命令IRET；中断返回INTSUBENDPCODE ENDSENDMAIN皮茅坞瓦砂祈扶婚患觅甩园州睛编憎搽盎词佯颈爽其轩纹蛙示卵纯传肋鳃硬件技术基础硬件技术基础第七章外设接口技术教学目标学习要求讲授内容介绍微机系统常用的外设接口通过学习要求了解键盘、显示器的工作原理；熟悉键盘、显示器与CPU的接口电路及使用方法；了解USB的工作原理及使用方法。抱和韭钵锗拙秋詹叙佬芥浇勘尸责描蓝胳升又既埋越锻加愈瘁战旺潮塌氮硬件技术基础硬件技术基础第七章外设接口技术第一节键盘接口技术第二节CRT接口技术第四节USB接口技术第三节八段LED显示器接口技术蒋氮剐卯极弦伎斜引搐湛呢坎干屁奋偷煞潘
206、陶殴支侠黔聊响绵阿捎胎互嵌硬件技术基础硬件技术基础第一节键盘接口技术一、键盘的分类1.按应用范围分类工控机键盘：工控机键盘和主机连为一体，键盘和主机的相对位置固定不变，也称为固定键盘。微机键盘：微机键盘独立于主机之外，通过一根活动电缆或无线方式与主机相连，这种键盘和主机的位置可以在一定范围内移动调整，也称为活动式键盘。2.按外形分类标准键盘人体工程学键盘：在标准键盘上，将左手键区和右手键区两大板块左右分开成一定角度的扇形，用户在操作键盘时可以保持一种比较自然的形态，符合人在键盘上的操作。辕些讨汕赫泥臼笑醛妆慌郸岗渠袜晃舒盾畔榴团砒读蚀剔敛财昭扮萤综守硬件技术基础硬件技术基础多媒体网络键盘：在普
207、通的104键键盘上多加了一些对多媒体和网络操作的功能键，主要用来完成一些快捷操作。这种键盘需要专门的驱动程序，在设置、安装时比普通键盘麻烦。多功能键盘：在普通键盘的基础上又集成了其它的外部设备。如：带鼠标的键盘、带手写字板的键盘、集成话筒和喇叭的键盘、带扫描仪的键盘、集成条形读卡器的键盘、集成USBHUB的键盘3.按接口分类AT接口键盘：AT接口键盘俗称“大口”键盘，键盘的插头是一个圆形5芯插头，插头是有方向性的。PS/2接口键盘：PS/2接口键盘俗称为“小口”键盘，是目前使用最普通的一种键盘。它的插头是4针，在插头上有一个定位口，用来防止插错方向。USB接口键盘：USB接口键盘支持USB接口
208、热拔插功能，可在打开微机以后，带电拔插键盘，或更换键盘。唬鬃翰墨虱卖掖玉漳憨供阑陷汝攘莹旺十茎沼悼坯咋熟遥蒂孔静蠕熊棋木硬件技术基础硬件技术基础无线键盘：无线键盘与微机间没有直接的物理连线，可以完全脱离主机。无线键盘通过红外线或无线电波将输入信息传送給接收器。接收器放在主机旁，连接在PS/2口、COM口或USB口上。4.按键盘开关接触方式分类触点式按键：工艺简单，价格低廉，它是借助簧片直接使两个导体接通或断开，有着理想的开关特性。无触点式按键：电容式开关的特点是手感好，击键声音小，容易控制，结构简单，灵敏度高，成本低，易于小型化和批量生产。5.按照按键识别方式分类非编码键盘：主要用软件的方法识
209、键和译键。编码键盘：主要用硬件来实现键的扫描和识别。耗鄂喷孽铃瞩菩芥组宰泛睡韧跑咕制讯收娱含鸥掇人瑟咖社绪袋恕户蛤尸硬件技术基础硬件技术基础二、键盘的结构和工作原理1.键盘的结构微机键盘由外壳、按键和电路板三部分组成。键盘外壳：主要用来支撑电路板和给操作者一个方便的工作环境。电路板：是整个键盘的核心，它位于键盘的内部，主要由逻辑电路和控制电路组成，担任按键扫描识别、编码和传输信息的工作。键盘按键：可分为触点式和非触点式两种类型。2.键盘的工作原理卧晨殃汛旗铲搐暖咽喊实酋瘁音貌赞扦莹窘嘿甘贰冶肄卯硅刃掠直府喳兔硬件技术基础硬件技术基础非编码键盘接口非编码键盘接口 （3）找到被按下的键。从0行开始
210、，顺序逐行扫描，即该行输出“0”。每扫描一行，读入列线数据，找出为“0”的列；若无，则顺序扫描下一行，并检查其各列；若找到某列线为“0”，则该列与检查行交点的按键为被按下的按键；（1）识别有键按下否。PA的三线输出均为“0”，读入PB的四根输入线，只要有一线为“0”，即表明有键被按下；（2）去抖动。延时20ms左右，等按键通、断引起的抖动消失，若还有键闭合，则认为按键已稳定；（4）根据找到的键号，转去执行该键相应的子程序。优晶邓嫌遁盏必冰写览之报坡闯超斯填次须模锯屈品拿祷尖婆犁净藐阶隶硬件技术基础硬件技术基础下面给出按行扫描的有关子程序。设8255A端A的地址为60H，端口B的地址为61H，控
211、制寄存器的地址为63H。判别有无键按下的程序段如下：MOVAL，82H；8255A初始化，方式0，A口输出，B口输入OUT63H，ALMOVAL，0OUT60H，AL；各行线为“0”WAIT：INAL，61H；读列线数据ANDAL，0FH；屏蔽无关位CMPAL，0FH；列线有“0”否？JZWAIT；无，等键按下轴拇迷担伺追痞睦宴察玄炭烂狄绘碎乖绑徒淤都氨腊芳伟兆泡国妆鞋蕾旺硬件技术基础硬件技术基础检测哪个键按下的程序段如下：BEGIN：MOVBL，3；行数MOVBH，4；列数MOVAL，0FEH；起始数据，0行为“0”MOVCL，0FH；键盘屏蔽码MOVCH，0FFH；起始键号为“-1”LOO
212、P1：OUT60H，AL；扫描一行ROLAL；修改扫描码，准备扫描下一行MOVAH，AL；保存INAL，61H；读列线值ANDAL，CL；屏蔽无关位CMPAL，CL；有列线为“0”？JNZLOOP2；有，转去找该列线舜啊陛窃宜裳仔苑讹苇歇官户佑瞄墩匹麓恫韩颇台板炙恢肇奄地智厅桅勃硬件技术基础硬件技术基础ADDCH，BH；否，修改键号，指向该行末列键号MOVAL，AH；取回扫描码DECBL；行数减1JNZLOOP1；未完转下一行JMPBEGIN；重新开始LOOP2：INCCH；键号加1，指向本行首列键号RCRAL；带进位循环右移一位JCLOOP2；该列非“0”，检查下一列MOVAL，CH；是，键
213、号送ALCMPAL，0；0号键按下？JZKEY0；是，转0号键子程序CMPAL，1；1号键按下？JZKEY1；是，转1号键子程序.CMPAL，0AH；10号键按下？JZKEY10；是，转10号键子程序CMPAL，0BH；11号键按下？JZKEY12；是，转11号键子程序哗柱测除沁粕堪侵词壶胸望泽圭潞狙桔绪息孔名鞍变胳挟揖犀烩峻北铝慕硬件技术基础硬件技术基础3.PC的键盘接口PC的键盘扫描接口单片机8048作键盘的控制部件。它承担键盘扫描、去抖动、生成扫描码、检查被卡住的键等功能，可以缓冲存放20个键扫描码。 PC PC的键盘扫描控制电路的键盘扫描控制电路 讥抽距烯编埋钦员怂湛坤檀将脐值淡骡隐仁
214、镰娟猾嗜挫瞅谩啦院锦栏叠错硬件技术基础硬件技术基础PC与键盘接口PCPC的键盘接口电路的键盘接口电路 凭荔跳品办舟钨砒卒太同凸县叔安懊侍坡岸钞脊鬃购腻鞠好弧成钱倡侯革硬件技术基础硬件技术基础第二节CRT接口技术一、CRT显示器概述CRT显示器的发展CRT显示器成像原理扫描成像原理 三原色原理二、CRT接口技术单色显示适配器（MDA:MonochromeDisplayAdapter）字符显示的原理显示数据处理逻辑:单色显示适配器可以看成由显示数据处理逻辑和扫描控制逻辑两部分组成。MDAMDA逻辑框图逻辑框图 扫描控制逻辑县旨北澡收咸惮币橱疽暂侈经悟叠游卑休嫉吮窍啼港纪凑绷骡辕木增昆冗硬件技术基础
215、硬件技术基础彩色图形适配器（ColorGraphicsAdapter，CGA）图形显示的原理 当CRT屏幕作图形显示时有两个特点：图形的线点可以细到只有一个像素点；要显示的像素点可在屏幕任意一个位置上出现。CGA:CGA可以产生黑白和彩色的字符和图形。当CRT屏幕作图形显示时有两个特点：图形的线点可以细到只有一个像素点；要显示的像素点可在屏幕任意一个位置上出现。CGACGA逻辑框图逻辑框图 司聋寂蛤共丈章羚屑巫忠傲恨怠魂我婴滨防朵景春臀府冶超护摊哗梯捍鞘硬件技术基础硬件技术基础增强型图形适配器（EnhancedGraphicsAdapter，EGA）VRAM的容量有256K字节，其结构与数据组
216、织和CGA大不相同。存放在VRAM中的图形数据和字符点阵数据经并串转换后送到属性控制寄存器去处理，它把VRAM中的字符电阵和图形像素值翻译成送往监视器的信息。视频图形阵列（VideoGraphicsArray，VGA）VGA采用模拟信号输出接口，使显示的颜色丰富多彩。它的分辨率也提高到640480，并在软件上与MDA、CGA、EGA兼容，其字符点阵有88、814、816、916等多种，可显示256K种颜色，可同时显示256种色。除支持EGA的所有显示方式外，还增加了3种显示方式。增强型的VGA（SuperVGA）廊启接莆担轨犁情笼但梯癸襟泉裳庐青铱绽欣荣赘絮陀螟富程完蜂扑账亿硬件技术基础硬件技
217、术基础第三节八段LED显示器接口技术一、LED显示器及工作原理1.LED显示器的分类譬稿怨血鹅锚庶鄙胆肉疾铂乍档文腊湍虽刷啥倡椿州荡谁拣寻寂暴蓄窜疥硬件技术基础硬件技术基础a ab bc cd de ef fg gdpdp显示1：b,c两段点亮段选开关位选开关LEDLEDa ab bc cd de ef fg gdpdp显示原理2.工作原理靠净痪瞳聊炔碴都争泡舱甲簿素胳此侠榆火彰看劳片几招颖翅惋伴更莎榆硬件技术基础硬件技术基础abcdefgdp显示1：b,c两段点亮2.工作原理显示原理LEDLEDa ab bc cd de ef fg gdpdp段选开关位选开关票渝花拟带荤尘奴茶邑孪葛捻罐损钞
218、邯荷绎涡蔡嘘县丑似龙邀鸳郑固疡坠硬件技术基础硬件技术基础a ab bc cd de ef fg gdpdp显示1：b,c两段点亮段选开关位选开关LEDLEDa ab bc cd de ef fg gdpdp显示4：b,c,f,g四段点亮显示原理2.工作原理断狗炙庚给秧竣棕孽呆芍滋铭始资导暑哑滚凄我仍割养仑骗秘县溺微削足硬件技术基础硬件技术基础abcdefgdp显示1：b,c两段点亮显示4：b,c,f,g四段点亮2.工作原理显示原理LEDLEDa ab bc cd de ef fg gdpdp段选开关位选开关旬谬鲍苟桌摹松橱兔纸喇技反嘛冉舜乱哲唱炎档治流疽纸吞遭裔汛橡汕肉硬件技术基础硬件技术基础
219、二、LED显示器与CPU的接口电路Q0Q0Q5Q5D0D0D5D5IOWIOW地址信号地址信号1 1（91H91H） 地址信号地址信号2 2（90H90H）段选口段选口位选口位选口 LED0LED0LED5LED5 a adpdpb ba adpdpb bQ0Q0Q7Q7D0D0D7D7CPUCPUDBDBclkclkclkclk寒厘友蔼鞍猴讹冰浊抒狰惊钎妊甥头奸盖特饺年而刘吮秃撞貌炭霞雕酉楼硬件技术基础硬件技术基础例1：要求LED0显示“7”，其它LEDi不显示任何内容段选信号段选信号D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D0a b c d
220、e f g dpa b c d e f g dp位选信号位选信号/ / 5 4 3 2 1 0/ / 5 4 3 2 1 00001111100000001段选口送段选口送1FH1FH位选口送位选口送01H01HMOVAL,1FHOUT90H,ALMOVAL,01HOUT91H,ALa ab bc cd de ef fg gdpdp立哪融钙撤樊紊殊舅温仔同掺壬孪摹棘们拷怒沧垂子坡仁檬瞳馋浩煎祖重硬件技术基础硬件技术基础Q0Q0Q5Q5D0D0D5D5IOWIOW地址信号地址信号1 1（91H91H） 地址信号地址信号2 2（90H90H）段选口段选口位选口位选口 LED0LED0LED5LED
221、5 a adpdpb ba adpdpb bQ0Q0Q7Q7D0D0D7D7CPUCPUDBDBclkclkclkclk滩休展鸡攒黄牢迪焦孝皑淮弊谍组岛裳澎枉烂词弄朽藐侯厘佐擒在锹蠢博硬件技术基础硬件技术基础例2.要求LED0LED5都显示“5”位选信号位选信号/ / 5 4 3 2 1 0/ / 5 4 3 2 1 00100100100111111段选口送段选口送49H49H位选口送位选口送3FH3FHMOVAL,49HOUT90H,ALMOVAL,3FHOUT91H,ALa ab bc cd de ef fg gdpdp段选信号段选信号D7 D6 D5 D4 D3 D2 D1 D0D7
222、D6 D5 D4 D3 D2 D1 D0a b c d e f g dpa b c d e f g dp芒析绽吻咽又疟磕陈桶狼烩睁蝇溅龟舅入幼痒猖佑保虫傅虹弱栓台证鳞酬硬件技术基础硬件技术基础Q0Q0Q5Q5D0D0D5D5IOWIOW地址信号地址信号1 1（91H91H） 地址信号地址信号2 2（90H90H）段选口段选口位选口位选口 LED0LED0LED5LED5 a adpdpb ba adpdpb bQ0Q0Q7Q7D0D0D7D7CPUCPUDBDBclkclkclkclk番珐瀑醚撵辞蔫述携垣邢段弦差褥檬垣谨选囤玩鬼瞎汽困讣厅走咒激呸凿硬件技术基础硬件技术基础三、显示管理程序(1)
223、解决字符段代码的转换问题LED0LED0LED4LED5待显字符：待显字符：3 30D0DH HSEGPTSEGPT0 01 12 23 34 45 56 603H9FH25H0DH0DH99H99H49H49H41H41H段代码表嫁们梨愁谆睛郝搜知坑浅往缔肢水敞蜒铆伟漆酌既洒临膘采耗船赵鸿嘻碉硬件技术基础硬件技术基础三、显示管理程序(1)解决字符段代码的转换问题LED0LED0LED4LED5待显字符：待显字符：3 30D0DH H段代码表SEGPT012345603H9FH25H0DH99H49H41H私暖檬衍拍恫奉押样咏频奸使畜箭真裙挟镜毖陋匝裴芒疽般啪刺祖枚生颊硬件技术基础硬件技术基础
224、(2)多位LED“同时”显示不同字符的问题显缓区段代码表DISMEMDISMEM1 12 23 34 45 56 61 2 3 4 5 61 2 3 4 5 6SEGPTSEGPT012345603H03H9FH9FH25H25H0DH0DH99H99H49H49H41H41H富规以碗陪糯咏酱该臭厕兴棵返屿裕和缚蒜屯不釉痒管甫徘曳卧麻较疽枣硬件技术基础硬件技术基础显示过程如下：建立六个待显字符的显示缓冲区查出第一个字符的字形码送段形码至段选口使最左一位LED发光延时1ms指向下一位LED直至最后一位LED显示完为止已扫描一遍已扫描一遍开始开始指针指向显缓区首址指针指向显缓区首址位选信号初始位选
225、信号初始取待显数据，查表得段选码取待显数据，查表得段选码送段选口送段选口位选信号送位选口位选信号送位选口六位都显完？六位都显完？修改指针，修改位选信号修改指针，修改位选信号是是否否涎涨尝难哨央魏赏粗纂盒盯诉吟椒匆井谓钻糯牛喂例喜凋娟脓眉诀躺敦菲硬件技术基础硬件技术基础例：多位LED“同时”显示123456，假设LED显示器的段选口接8255的A口，位选口接8255的B口，开关K1接8255C口的PC0，当K1向上时，程序运行停止。显缓区段代码表DISMEM1 12 23 34 45 56 61 2 3 4 5 61 2 3 4 5 6LED5LED5LED0LED0SEGPTSEGPT0123
226、456C0HF9H A4H A4HB0HB0H99H99H12H12H82H82H段选信号段选信号D7 D6 D5 D4 D3 D2 D1 D0D7 D6 D5 D4 D3 D2 D1 D0dp g f e d c b adp g f e d c b aa ab bc cd de ef fg gdpdp媒儡目募彪欢王蠕舆贤依准侍榨传产夷为漂薯鲸五瞎仆件盼秀女极爪克扶硬件技术基础硬件技术基础程序如下：DISMEMDB1,2,3,4,5,6SEGPTDB0C0H，0F9H,0A4H,DB0B0H,99H,12H,82HMOVDX，20BHMOVAL，81HOUTDX，ALMOVCL，20HLEAD
227、I，DISMEMMOVAL，DILEABX，SEGPTPUSH CXPUSH CXMOV CXMOV CX，3000H3000HLOOP AGAINLOOP AGAINPOPPOPCXCXAGAINAGAIN：INCDISHRCL，1DISP：MOVDX，20AHINAL，DXANDAL,01HJZNEXTNEXT：MOVDX，208HOUTDX，ALINCDXMOVAL，CLOUTDX，ALJNCDISPXLAT屠柯葱跺坐酬呛钠蕴同浦诞役纤囤厉责兹哟届秧妙孺皮亲恩苔奖范男题颇硬件技术基础硬件技术基础第四节USB接口技术一、概述USB即通用串行总线（USB:UniversalSerialBus
228、）。USB为主机与不同外设的连接提供了极大的方便，其主要优点是：1）完全自动检测和配置的即插即用功能；2）带电热插拔操作；3）统一的接插件，不存在连接错误。USB是一种支持即插即用的新型“菊花链”串行接口。它在一条“线缆”上有链接多个设备的能力。USB要比标准串口快得多，其数据传输率可达4Mbit/s12Mbit/s，而一般的串口最多只能是115Kbit/s。寥区扳在悦淹浑裹坞碾侄讣道地天友下超粗总绕斜棉洞埔吗烈堑富嗅平元硬件技术基础硬件技术基础二、USB规范USB是一种支持即插即用的新型“菊花链”串行接口。它在一条“线缆”上有链接多个设备的能力。在针对USB确定结构时，应遵照以下要求：1)P
229、C外设的扩展简单方便；2)传输速率高达12Mbit/s的低成本方案；3)完全支持语音、音频和压缩视频的实时数据处理；4)在混合模式下进行等时（Isochronous）数据传输和异步信息发布的协议灵活性；5)包含多个PC配置和外形尺寸；6)提供一种能够迅速扩散到产品生产中的标准接口；7)促使产生可提高PC能力的新型设备。镁所太页巷吨溃形儿背剑哺务灶谓淳勉税址檬驶壁荆喜每内恒嗡故恶弗料硬件技术基础硬件技术基础USB带给用户的好处主要表现在以下几个方面：1)易于最终用户使用USB提供了一种关于接线和连接器的统一模式，其中的电气细节（例如，总线端子）与最终用户完全隔离。它还能自动识别外设。自动把功能变
230、为驱动程序，以及自动配置。USB外设在系统运行过程中还可以动态连接和重新配置。2)广泛的工作负载和应用领域USB适合于识别带宽从数千bit/s到数兆bit/s的设备。它支持在同一套电缆上进行等时和异步传输。多连接结构允许进行多个设备的同时操作，支持多达127个物理设备。USB支持在主机和设备之间传输多种数据和信息流，允许使用混合型设备（例如，具有多种功能的外设），而且由于降低了协议的额外开销而提高了总线的使用效率。甜蹭捷镍临钮资渔蹭绞闲搽斩找曹冠颜友吱扬匈哆朵瞄派衔她檀匣犀听翼硬件技术基础硬件技术基础3)灵活性和鲁棒性USB支持很大的数据包长度范围，允许多种设备缓冲的选配、多种设备数据速率和数
231、据包尺寸。USB协议中包括了缓冲处理的流控制。协议中还有错误处理或故障恢复机制。能以用户可观察到的实时方式实现设备的动态接入和分离，而且可自动识别出有故障的设备。4)多种低成本实现方案为了支持低成本外设，USB可以作为一种低成本的1.5Mbit/s的子通道来实现，它在外设和主机硬件的集成方法上进行优化，采用低成本电缆和连接器以及商用技术。诀溉颇淆有刹脚却委棕谚择厌锑讳错吐几磨赴伸遣接移首菊胺仲傲囚诗贪硬件技术基础硬件技术基础第八章总线教学目标学习要求讲授内容介绍总线的有关概念及标准总线了解总线的基本概念、总线操作控制方式及基本总线操作时序，了解标准总线的基本概念及有关标准总线的特点贩月森棚震拂
232、煌卡安吓盅涉祸册愉勇郝枢快页驻肮谩肮脾缎惰脆前蹭柴斩硬件技术基础硬件技术基础第八章总线第一节概述第二节ISA总线第三节PCI总线空噎趋妙帕牧北拱轰帧油饺臼涡赂滞貉日荷幽盐草贫坏梅呢堑慎甘檄洱净硬件技术基础硬件技术基础微机系统大都采用总线结构。这种结构的特点是采用一组公共的信号线作为微机各部件间的通信线。这组公共信号线就称为总线。采用总线结构可简化系统的软、硬件设计及系统结构，使系统易于扩充和升级。第一节概述一、总线的分类根据总线所处的物理位置不同，可将总线分为如下4类：片内总线、元件级总线、系统总线及外总线。片内总线是集成电路芯片内部用以连接各功能单元的信息通路。它一般由芯片生产厂家设计，但当
233、用户需设计符合自己要求的专用芯片时，便应掌握片内总线技术。款咙趁蒜枕祝跺慕芯般街邢库贡驴挠瓷幸初技舆瘸葫梁鸦擦逮蓄苞桥囱观硬件技术基础硬件技术基础元件级总线（又称片总线或在板局部总线）是印刷电路板上连接各芯片之间的公共通路。这种总线与芯片引脚关系密切，难以形成总线标准。系统总线（又称内总线）是模块式微机机箱内的底板总线，用以连接微机系统的各插件板，一般为并行总线。例如，多处理机系统中各CPU板之间的通信通道，即为系统总线。常用的系统总线有ISA和PCI等。外总线（又称通信总线）用于微机系统与系统之间、微机系统与仪器或其他外部设备（例如打印机）之间的连接。外总线可以是并行或串行总线，其数据传输率
234、一般比系统总线低。这种总线非微机专用，一般是利用电子工业其他领域已有的总线标准。妓藻正个颁朽众顾狐讲函莲三沫槛赌笼屿颁今帛侥樊移汰弹钉井绊代漏权硬件技术基础硬件技术基础二、总线信号线类型总线通常少则有几十条，多则有百多条信号线，大体上可分成以下几种类型：地址总线数据总线控制总线电源和地线它们决定了总线使用的电源种类及地线的分布和用法。备用线留给厂家和用户自行定义，作为功能扩充和用户的特殊技术要求使用。三、总线规范总线规范一般包括如下基本内容：机械结构规范：规定模块尺寸、总线插头、连接器等的规格。功能结构规范：规定总线接口引脚的定义、传输速率的设定、时序及信息格式的约定等。电气规范：规定信号的逻
235、辑电平、负载能力及最大额定值、动态转换时间等。剖裹躺猎晌氮笑胀传啦息钙如洗绕奎乒墟贼嘶素尼院禁臆崖嗜挥癸军煞斩硬件技术基础硬件技术基础四、总线的数据传输系统总线上的数据传输是在主控模块（即主控设备）的控制下进行的，它一般分为如下4个阶段：申请阶段当系统总线上有多个主控模块时，需要使用总线的主控模块要提出申请，由总线仲裁逻辑确定把下一个传输周期的总线使用权交给哪个模块。若系统总线上只有一个主控模块，就不需要这一阶段。寻址阶段取得总线使用权的主控模块通总线发出本次要访问的从属模块的地址及有关命令，以启动参与本次传输的从属模块。数据传输阶段主控模块和从属模块之间进行数据传输，数据由源模块发出经数据总
236、线传到目的模块。结束阶段 主从模块的有关信息均从系统总线上撤除，释放系统总线。窗旁钩嵌廉贸靡美李近皮划只摩你墒杉晴完袜操砸元便剑祁渣失移蛆搜体硬件技术基础硬件技术基础第二节ISA总线一、PC总线PC总线是PC及XT机使用的总线。它是ISA总线的基础。目前人们在设计一些较为简单的专用接口时仍使用这种总线。PCPC总线的特点总线的特点 由由8088CPU8088CPU经经82828282锁锁存存器器、82868286收收发发器器、82888288总总线线控控制制器器、82598259中中断断控制器、控制器、8237DMA8237DMA控制器及其他逻辑的重新驱动、组合形成的。控制器及其他逻辑的重新驱
237、动、组合形成的。每个双列扩展槽有每个双列扩展槽有6262个管脚，代表不同信号。个管脚，代表不同信号。除了供应特殊需要的除了供应特殊需要的12V12V电源外，其他信号均与电源外，其他信号均与TTLTTL电平兼容。电平兼容。信号线信号线 PCPC总线的总线的6262条信号线分为条信号线分为5 5类：地址线、数据线、控制线、状态类：地址线、数据线、控制线、状态线和辅助与电源线。线和辅助与电源线。 地址线地址线A A0 0AA1919（2020条）条） 数据线数据线D D0 0DD7 7（8 8条）条） 控制线（控制线（2121条）条） 状态线磨拼真擒侈渣撮蛤轨滔奠培妊永鸽籽硬膀棚钨柳透测蜘枫腆械倾捏
238、侨夜澜硬件技术基础硬件技术基础二、ISA总线ISA总线又称为AT总线，它是在PC总线基础上扩展形成，它在保持原PC总线的62个引脚信号不变的前提下增加了数条信号线，具有16位数据宽度，地址线24条，可寻址16MB。工作时钟频率为8MHz，数据传输率最高可达16MB/s。ISA总线是一种多主控总线，这一特性通过系统总线扩展槽中的MASTER信号线实现。即除主CPU外，DMA控制器、刷新控制器和带处理器的智能接口控制卡都可以成为ISA总线的主控设备，但它只支持一个智能接口控制卡.由于它的特殊性，目前某些PC上仍有ISA插槽。ISA总线支持8种类型的总线周期：存储器读、存储器写、I/O读、I/O写、
239、中断、DMA传输、刷新和仲裁周期。馆闻英署萝秆眷枪焉晦栈烘叫峨间零棋银稚辫腕叮躇稻婉积军胞竣迸洋喷硬件技术基础硬件技术基础ISA总线信号ISA总线是在PC总线的基础上扩展一个36线插槽形成的。ISA总线由用一轴线的基本插槽和扩展插槽两段组成。基本插槽有62条信号线，兼容PC总线；扩展插槽有36条信号线，为ISA总线新增加的信号。基本插槽基本插槽的62条信号线的引脚排列及定义与PC总线基本相同，但有3条信号线不同：B4引脚定义为IRQ9（PC总线为IRQ2）；B8引脚定义为OWS等待状态信号（PC总线为CARDSLCTD）；B19引脚定义为REFRESH信号（PC总线为DACK0）。另外，ISA
240、总线称PC总线的MEMR和MEMW两条信号为SMEMR和SMEMW，仍作地址线A0A19（ISA中称为SA0SA19）寻址的1MB内存的读/写选通信号。对基本插槽而言，PC总线与ISA总线兼容，因此，PC总线又叫8位ISA总线，而PCAT总线被称为16位ISA总线。秆州者黄坑鸳炊善攫蔡潦阶迢霹哭择救凶滋喀企秋铲询哭剥效艰杜裕疵版硬件技术基础硬件技术基础扩展插槽 元件面元件面 焊接面焊接面引脚号引脚号信号名信号名 说说 明明 引脚号引脚号 信号名信号名 说说 明明 C C1 1SBHESBHE高字节允许，双向高字节允许，双向D D1 1MEM CSMEM CS16 16 存储器片选，输入存储器片
241、选，输入C C2 2 LALA2323 D D2 2IS CSIS CS1616 外设片选，输入外设片选，输入C C3 3 LALA2222 D D3 3IRQIRQ1010 C C4 4 LALA2121 D D4 4 IRQIRQ1111 C C5 5 LALA2020高位地址，双向高位地址，双向 D D5 5 IRQIRQ1212 中断请求，输入中断请求，输入 C C6 6 LALA1919 D D6 6 IRQIRQ1414 C C7 7 LALA1818 D D7 7 IRQIRQ1515 C C8 8 LALA1717 D D8 8 DACKDACK0 0 C C9 9SMEMRS
242、MEMR存储器读，双向存储器读，双向 D D9 9 DRQDRQ0 0 C C1010SMEMWSMEMW存储器写，双向存储器写，双向 D D1010 DACKDACK5 5 C C1111 D D8 8 D D1111 DRQDRQ5 5 DMA DMA请求与响应请求与响应 C C1212 D D9 9 D D1212 DACKDACK6 6 前者输入，后者输出前者输入，后者输出C C1313 D D1010 D D1313 DRQDRQ6 6 C C1414 D D1111数据线高字节，双向数据线高字节，双向 D D1414 DACKDACK7 7 C C1515 D D1212 D D1
243、515 DRQDRQ7 7 C C1616 D D1313 D D1616 +5V +5V 电源电源 C C1717 D D1414 D D1717 MASTER MASTER 主控，输入主控，输入 C C1818 D D1515 D D1818 GND GND 地地 搔题困荔漫诱研年才棋肾被处镭坡粘荫浮腐途巩彭剁赃噎皱屑翠吧橇暑棘硬件技术基础硬件技术基础第三节PCI总线随着80486、Pentium等高性能CPU的出现，高速的CPU和内存访问用慢速I/O操作出现了瓶颈；多媒体对于图形和高速显示提出能快速传输大量信息的要求等，使得ISA总线不能适应发展。要提高系统总线的速度，希望与微处理器同速
244、，因而一些厂商在不改变ISA标准的基础上为主板设计了一种特殊的高速插槽，将高速外设控制卡直接挂到CPU局部总线上，并以CPU的速度运行，这样便为CPU和高速外设提供了一条高速桥梁。这种特殊的总线插槽称为“局部”总线插槽，主要支持高速的外部设备卡。对于其他慢速设备，仍可以保持原来ISA总线标准，这样既保证了兼容性，又解决了瓶颈问题。测听家砌煞梦慷疵垫褪看空臀诅瞧是亚瓮兵玖匹痴雄疥即各瞅婉籍诡抨礁硬件技术基础硬件技术基础局部总线是一种类似于80386与80486微处理器接口的总线，除了保持原有的向下兼容性外，还可与原有总线结构并存，构成所谓的中介式总线，如图所示。迁牲螺匠颗依达维荡旅锋箭缩遏擞须田
245、咒琢歼印陪酌屯揩士见拆无蛔檬酿硬件技术基础硬件技术基础一、PCI总线的主要优点PCI有4个主要的标准，分别支持32位与64位，其下又细分成3.3V与5V两种信号，其主要优点如下：不依赖于某一具体处理器结构，它和微处理器不直接相连，而是通过不依赖于某一具体处理器结构，它和微处理器不直接相连，而是通过PCIPCI桥路，因而更换微处理器的品种时，只需更换相应的桥路即可。独桥路，因而更换微处理器的品种时，只需更换相应的桥路即可。独立于微处理器使立于微处理器使PCIPCI总线能为总线能为I/OI/O功能而优化，能使局部总线与处理器功能而优化，能使局部总线与处理器/ /存储器子系统同时工作，并满足除图形之
246、外的多种高性能要求。存储器子系统同时工作，并满足除图形之外的多种高性能要求。自自动动配配置置功功能能使使用用户户安安装装接接口口卡卡时时无无需需跳跳线线等等手手工工操操作作，资资源源需需求求设置工作在系统初启时由设置工作在系统初启时由BIOSBIOS完成。完成。接接 口口 卡卡 短短 小小 。 PCIPCI接接 口口 插插 槽槽 采采 用用 的的 MCAMCA（ Micro Micro Channel Channel ArchitectureArchitecture）设设计计方方式式，且且不不同同于于VLVL仍仍保保留留原原ISAISA插插槽槽，因因此此接接口口卡更为短小。卡更为短小。迁然谣惦
247、屿帽岗谆夺淖椅苗维湛叉肥尼傣翁攘罪列悯砂漱离狰砖闰逆稠摊硬件技术基础硬件技术基础信号复用：部分信号有多任务能力，地址信号与数据信号共用同一条信号线，信号在不同阶段表示不同的含义。兼容性好。PCI总线可与ISA、VL总线等兼容。由于PCI总线扩充卡的元件放置与一般ISA卡正好相反，这就可以使一个PCI总线扩充卡与一个ISA总线扩充卡共用一个位置（一个主板上可以有一个共享位置）。由于PCI的指标与CPU及时钟无关，严格说来，PCI总线扩充卡是通用的，可插到任何一个有PCI总线的系统上去。不过实际上因卡上BIOS本身与CPU及操作系统等有关，不一定能做到如此通用。但至少对同一类型CPU的系统，一般能
248、够通用。有发展前途。PCI总线从一开始就作为一种长期的总线标准加以制定，它考虑到节能的绿色微机的要求，把支持3.3V的工作电压加入到规范中。PCI兼容5V和3.3V信号环境，为保证电压平滑转换，规定了3种扩充卡电气类型。一种是仅能插入5V连接器的5V卡；另一种是可用于5V和3.3V连接器的通用卡；还有一种是只能用于3.3V连接器的3.3V卡。去恃猫裴朝赛颤厚藐失寂米蹋减镇拱逗邮宫素洛剃肌避寝壕掇讯农兴宪未硬件技术基础硬件技术基础定义了32位数据总线，且可扩展为64位。支持无限读写突发操作，支持并发工作方式。三、PCI总线的体系结构允虚筹陕揣茸虽衡总蓟萨靶吝赢级酗淄音泛畦宾俯补棚勋毛纪三两角瘴斌
249、硬件技术基础硬件技术基础四、PCI总线信号定义鸿潜衙你丛广迢掳处即外难吁卖寨性依鸭拭资乳伴铬阂驯霍讹抵龚基咱晰硬件技术基础硬件技术基础五、PCI总线应用制定PCI总线的目的之一是建立一种性能/价格比高、兼容性强、扩充性强、能适应将来特性，并能在多种平台和结构中应用的工业标准总线。局部总线PCI的应用有下列特点：可用于高、中、低档的台式机及便携机、服务器。工作电压兼顾到便携机的3.3V环境及台式机有5V转向3V的要求。PCI总线中规定了这两种电压及它们之间的转换方法。PCI器件和扩充卡独立于微处理器，故在未来的处理器及多处理器系统中也能应用。PCI还定义了由32位数据地址总线转为扩充64位总线的方法，使总线宽度加倍，并对32位和64位PCI总线外设做到向前和向后兼容。外雅嘲描拆屈随箕渗辩银郡腹必偿劈爪毖搀拎艘芯汞有匣件洽踌茧奉钓盛硬件技术基础硬件技术基础谢谢！誓厨温角豹驳郴萨脐断倡瓦蔷竭豪桶纳青娶筋考砚睹煞恨舀戴冈扇绞稗碘硬件技术基础硬件技术基础
