《MCS-51系列单片机原理及接口技术.ppt》由会员分享，可在线阅读，更多相关《MCS-51系列单片机原理及接口技术.ppt（70页珍藏版）》请在金锄头文库上搜索。
1、书名书名： MCS-51MCS-51系列单片机原理及接口技系列单片机原理及接口技术术 第第2 2版版ISBNISBN： 7-111-07107-77-111-07107-7作者作者：邹振春邹振春出版社：机械工业出版社出版社：机械工业出版社本书配有电子课件本书配有电子课件MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件第二章第二章 MCS-51MCS-51单片机的硬件结构单片机的硬件结构内部结构内部结构性能特点性能特点引脚功能描述引脚功能描述存储器配置存储器配置振荡器、时钟电路和振荡器、时钟电路和CPU时序时序I/O端口端口MCS
2、-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件2.1 MCS-51单片机的内部结构单片机的内部结构lMCS-51系列单片机包含系列单片机包含51子系列及子系列及52子系列子系列性能价格比比较好。性能价格比比较好。l51子系列有三个版本：子系列有三个版本：8031、8051、8751。l52子系列有三个版本：子系列有三个版本：8032、8052、8752。MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件MCS-51单片机的基本结构（单片机的基本结构（8051） 时钟电路
3、时钟电路CPU中断控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展线扩展控制器控制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1ROMMCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件MCS-51单片机的基本结构（单片机的基本结构（8031） 时钟电路时钟电路CPU中断控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展线扩展控制器控制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1无无ROMMCS-51MCS-51系列单片机原理及接口技术系列单片机原理
4、及接口技术高职高职高专高专 ppt ppt 课件课件MCS-51单片机的基本结构（单片机的基本结构（8751） 时钟电路时钟电路CPU中断控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展线扩展控制器控制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1EPROMMCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件l52子系列相对于子系列相对于51子系列而言，内部子系列而言，内部RAM为为256B，并增加了一个定时，并增加了一个定时/计数器计数器2。l单片微型计算机（单片机）：顾名思义，就是单片微
5、型计算机（单片机）：顾名思义，就是将计算机的所有部件集成到一个硅片上。它将计算机的所有部件集成到一个硅片上。它包括只读存储器、随机存取存储器、中央处包括只读存储器、随机存取存储器、中央处理单元、并行输入输出口、串行输入输出口、理单元、并行输入输出口、串行输入输出口、定时定时/计数器、时钟电路。计数器、时钟电路。MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件1.中央处理单元中央处理单元 l包含运算器和控制器，运算器进行算术运算和逻辑包含运算器和控制器，运算器进行算术运算和逻辑运算，能对运算，能对BCD数据进行处理，还具有对数据进
6、行处理，还具有对RAM或或I/O的某位进行测试、置位或复位的功能，即位操作功的某位进行测试、置位或复位的功能，即位操作功能。能。 l 运算器：以八位的算术运算器：以八位的算术/逻辑运算部件逻辑运算部件ALU 为核为核心，与通过内部总线挂在其周围的暂存器心，与通过内部总线挂在其周围的暂存器1、暂存器、暂存器2、累加器、累加器ACC、寄存器、寄存器B、程序状态寄存器、程序状态寄存器PSW 及布尔处理机组成了整个运算器的逻辑电路。及布尔处理机组成了整个运算器的逻辑电路。MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件lALU用来完成加
7、减乘除算术运算及布尔数的逻辑运算。累加用来完成加减乘除算术运算及布尔数的逻辑运算。累加器器A8位，是最繁忙的寄存器，所有的算术运算和大部分的逻位，是最繁忙的寄存器，所有的算术运算和大部分的逻辑运算都是通过辑运算都是通过A来完成的，在运算前来完成的，在运算前A中暂存一个操作数，中暂存一个操作数，运算后保存结果。运算后保存结果。B寄存器除用于乘除法操作外，对于其它寄存器除用于乘除法操作外，对于其它指令只能作一个寄存器使用。指令只能作一个寄存器使用。PSW用来存放运算结果的一些用来存放运算结果的一些特征。特征。1.中央处理单元中央处理单元 寄存器寄存器BACC暂存暂存2暂存暂存1ALUPSW内部内部
8、总线总线MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件l 布尔处理机：是布尔处理机：是CPU中的重要组成部分，拥有中的重要组成部分，拥有相应的布尔指令子集。硬件有自己的处理单元相应的布尔指令子集。硬件有自己的处理单元(进进位位位位CY)和自己的位寻址空间和和自己的位寻址空间和I/O口，是一个独口，是一个独立的位处理机。大部分的操作均围绕立的位处理机。大部分的操作均围绕CY来完成。来完成。能够完成位的传送、清能够完成位的传送、清0、置位、求反、与、或及、置位、求反、与、或及判位转移操作。判位转移操作。1.中央处理单元中央处理单元
9、 l 控制器：控制器是控制器：控制器是CPU的控制中枢，包括定时的控制中枢，包括定时控制逻辑、指令寄存器、译码器、地址指针控制逻辑、指令寄存器、译码器、地址指针DPTR、堆栈指针、堆栈指针SP、程序计数器、程序计数器PC、RAM地地址寄存器及址寄存器及16位的地址缓冲器等。位的地址缓冲器等。MCS-51MCS-51系列单片机原理及接口技术系列单片机原理及接口技术高职高职高专高专 ppt ppt 课件课件VCCVCCALEALERAM地址地址寄存器寄存器RAMP0锁存器锁存器 P2锁存器锁存器ROMP0驱动器驱动器P2驱动器驱动器ACC寄存器寄存器B暂存暂存2暂存暂存1SP程序地址程序地址寄存器
10、寄存器缓冲器缓冲器PC加加1PCDPTRPSWP1锁存器锁存器P3锁存器锁存器P1驱动器驱动器P3驱动器驱动器SFR特殊功特殊功能寄存器能寄存器PSENPSENVSSVSSEAEARSTRST定时定时及控及控制制指令指令寄存寄存器器内部内部时钟时钟外接晶振外接晶振P1.0P1.7P3.0P3.7P0.0P0.7P2.0P2.7中断、串行中断、串行通讯及定时通讯及定时ALU2.只读存储器只读存储器 l用于永久性地存储应用程序。用于永久性地存储应用程序。l单片机中大量采用的是掩模式只读存储器单片机中大量采用的是掩模式只读存储器MROM和改写只读存储器和改写只读存储器EPROM，随着电子技术的发，随
11、着电子技术的发展，已开始采用电可读写只读存储器展，已开始采用电可读写只读存储器EEPROM。lATMEL公司的单片机芯片采用闪存存储技术。公司的单片机芯片采用闪存存储技术。 随机存取存储器随机存取存储器 l用于在程序运行时存储工作变量和数据。用于在程序运行时存储工作变量和数据。 并行输入并行输入/输出口输出口(32条条)l每根口线可灵活地选作输入或输出，并且可以作为系每根口线可灵活地选作输入或输出，并且可以作为系统总线使用，可以扩展片外存储器和输入统总线使用，可以扩展片外存储器和输入/输出接口输出接口芯片。芯片。 串行输入串行输入/输出口输出口(2条条)l用于多处理机通讯，或全双工用于多处理机
12、通讯，或全双工UART(通用异步收发器通用异步收发器)通讯，也可以与一些特殊功能的芯片相连，进行输通讯，也可以与一些特殊功能的芯片相连，进行输入入/输出扩展。输出扩展。 中断系统有中断系统有5个中断源、个中断源、2个优先级，可以个优先级，可以实现多个软件功能的并行运行。实现多个软件功能的并行运行。 定时定时/计数器计数器l单片机定时单片机定时/计数器为增量计数器，当计数满时溢出计数器为增量计数器，当计数满时溢出中断将标志位置位。定时中断将标志位置位。定时/计数器的作用在于：计数器的作用在于： 进行精确定时，实行实时控制；进行精确定时，实行实时控制； 用于事件计数。这样作减少了软件开销。用于事件
13、计数。这样作减少了软件开销。 时钟电路为内部振荡器外接晶振电路。时钟电路为内部振荡器外接晶振电路。2.2 MCR-51的主要性能特点的主要性能特点l计算机有两种基本结构：计算机有两种基本结构：哈佛结构哈佛结构，即程序存储器和，即程序存储器和数据存储器分开，互相独立；数据存储器分开，互相独立；普林斯顿结构普林斯顿结构，即程序，即程序存储器和数据存储器合而为一，地址空间统一编址。存储器和数据存储器合而为一，地址空间统一编址。l单片机为哈佛结构。有如下性能特点：单片机为哈佛结构。有如下性能特点： 定时定时/计数器：计数器：2个个16位可编程的定时位可编程的定时/计数器；计数器； 内部程序存储器：内部
14、程序存储器：4KB； 内部数据存储器：内部数据存储器：128B； 外部程序存储器：可扩展到外部程序存储器：可扩展到64KB； 外部数据存储器：可扩展到外部数据存储器：可扩展到64KB； 输入输入/输出口线：输出口线：32根（根（4个端口，每个端口个端口，每个端口8根）；根）； 指令系统（系统时钟为指令系统（系统时钟为12MHz时）：大部分指令执时）：大部分指令执行时间为行时间为1 s；少部分指令执行时间为；少部分指令执行时间为2 s；只有乘、；只有乘、除指令的执行时间为除指令的执行时间为4 s。2.2 MCR-51的主要性能特点的主要性能特点 串行口：全双工，二根；串行口：全双工，二根； 寄存
15、器区：在内部数据存储器的寄存器区：在内部数据存储器的128B中划出一部分中划出一部分作为寄存器区，分为四个区，每个区作为寄存器区，分为四个区，每个区8个通用寄存器；个通用寄存器； 中断源：中断源：5个中断源，个中断源，2个优先级别；个优先级别； 堆栈：最深堆栈：最深128B； 布尔处理机：即位处理机，对某些单元的某位作单布尔处理机：即位处理机，对某些单元的某位作单独处理；独处理；2.3 MCS-51引脚功能描述引脚功能描述l掩模掩模MOS制造工艺的制造工艺的MCS-51单片机都采用单片机都采用40脚的双脚的双列直插式封装列直插式封装(DIP)方式，方式，CHMOS制造工艺的单片机制造工艺的单片
16、机80C31/80C51除采用除采用DIP封装外，还采用方形的封装封装外，还采用方形的封装方式。方形封装的有方式。方形封装的有44个引脚，标有个引脚，标有NC的的4个引脚不个引脚不连线。在连线。在40条引脚中有条引脚中有2条专用于主电源，条专用于主电源，2条外接晶条外接晶振，振，4条控制或与其它电源复用的引脚，条控制或与其它电源复用的引脚，32条条I/O引脚。引脚。下面分别叙述这下面分别叙述这40条引脚的功能。条引脚的功能。VCC(40脚脚)：正常操作、对：正常操作、对EPROM编程和验证时编程和验证时接接+5V电源。电源。 主电源引脚主电源引脚VSS(20脚脚)：接地。：接地。标定角6543
17、214443 4241 40393837363534333231302928272625242322212019181716151413121110987P1.5P1.6P1.7RSTP3.0NCP3.1P3.2P3.3P3.4P3.5P0.4P0.5P0.6P0.7EANCALEPSENP2.7P2.6P2.5P3.6P3.7P1.4P1.380C51BH80C51BH-280C31BH80C31BH-2XTAL1NCP2.1P2.3P2.2P2.4P2.0VSSXTAL2P1.2P1.1P1.0NCVCCP0.0P0.1P0.2P0.3INT0/P3.2123456789101112131
18、41516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7 RST/VPDRXD/P3.0TXD/P3.1INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSSVCCP0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VPPALE/PROGPSENP2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P
19、2.1/A9P2.0/A8803180518751DIP封装封装方形封装方形封装RST/VPD(9脚脚)：当振荡器运行时，在此引脚上出现两个机器：当振荡器运行时，在此引脚上出现两个机器周期的高电平将使单片机复位。一般在此引脚与周期的高电平将使单片机复位。一般在此引脚与VSS引脚之间连引脚之间连接一个约接一个约8.2K的下拉电阻，与的下拉电阻，与VCC引脚之间连接一个引脚之间连接一个20 F的的电容，以保证可靠复位。电容，以保证可靠复位。复位以后，复位以后，P0P3口输出高电平，口输出高电平，SP指针重新赋值为指针重新赋值为07H，其它特殊功能寄存器和程序计数器其它特殊功能寄存器和程序计数器PC
20、被清被清0。 外接晶振引脚外接晶振引脚XTAL1(19脚脚)：接外部晶振的一个引脚。当采用外部振荡器：接外部晶振的一个引脚。当采用外部振荡器时，对时，对HMOS单片机单片机,此引脚应接地；对此引脚应接地；对CHMOS单片机，此单片机，此引脚作为带动端。引脚作为带动端。XTAL2(18脚脚)：接外部晶振的一个引脚。当采用外部振荡器：接外部晶振的一个引脚。当采用外部振荡器时，对时，对HMOS单片机单片机,此引脚接收振荡器的信号；对此引脚接收振荡器的信号；对CHMOS单片机，此引脚应悬浮。单片机，此引脚应悬浮。 控制或与其它电源复用引脚控制或与其它电源复用引脚MCS-51复位后内部寄存器初复位后内部
21、寄存器初态特殊功能寄存器特殊功能寄存器初始状初始状态特殊功能寄存器特殊功能寄存器初始状初始状态 ACC ACC 00H 00H TCON TCON 00H 00H B B 00H 00H TH0 TH0 00H 00H PSW PSW 00H 00H TL0 TL0 00H 00H SP SP 07H 07H TH1 TH1 00H 00H DPL DPL 00H 00H TL1 TL1 00H 00H DPH DPH 00H 00H SCON SCON 00H 00H P0 P0P3P3 0FFH 0FFH SBUF SBUF 不定不定 IP IP*00000B*00000B PCON PC
22、ON0*B0*B IE IE0*00000B0*00000B TMOD TMOD 00H 00H+5V+5VRESET/VPDRESET/VPD (8031) (8031)a)a)上电复位电路上电复位电路 b)b)电平方式开关复位电路电平方式开关复位电路CrCrRrRr+5V+5VCrCrK KR1R1RrRrRESET/VPDRESET/VPD (8031) (8031)+5V+5Vc)c)脉冲方式开关复位电路脉冲方式开关复位电路 d)d)单片机内部复位电路单片机内部复位电路CrCrK KCCRRRrRrRESET/VPDRESET/VPD(8031)(8031)RST/VPDRST/VPD
23、VCCVCCVSSVSS复位电路复位电路斯密特触发器斯密特触发器内部内部RAMRAM+ + + +MCS-51复位复位电路路只要只要RESET保持高电平，保持高电平，8031就会循环复位。就会循环复位。RESET由由高电平变为低电平后，高电平变为低电平后，8031从从0地址开始执行程序。地址开始执行程序。8031初始复位不影响内部初始复位不影响内部RAM的状态，包括工作寄存器的状态，包括工作寄存器R0R7。 电平方式开关复位电路和脉冲方式开关复位电路电平方式开关复位电路和脉冲方式开关复位电路如如b)、c)所示。复位电路中的电阻、电容参数和所示。复位电路中的电阻、电容参数和CPU采用的时钟频率有
24、关，由实验调整。在实际的采用的时钟频率有关，由实验调整。在实际的8031应应用系统中，外部扩展的用系统中，外部扩展的I/O口电路也需初始复位，如果口电路也需初始复位，如果和和8031的复位端相连也将影响复位电路中的的复位端相连也将影响复位电路中的RC参数。参数。也可以采用独立的外围接口上电自动复位电路。也可以采用独立的外围接口上电自动复位电路。 上电复位电路：如图上电复位电路：如图a)所示。在通电瞬间，由于所示。在通电瞬间，由于Cr通过通过Rr充电充电,在在RESET端出现正脉冲，端出现正脉冲，8031加电后加电后自动复位。自动复位。Cr、Rr随随CPU时钟频率而变化，可由实验时钟频率而变化，
25、可由实验调整。调整。当采用当采用6MHz晶体振荡器时，晶体振荡器时，Cr为为22 F，Rr为为1K，就能可靠复位，就能可靠复位。ALE/PROG(30脚脚)：当：当访问外部数据存外部数据存储器器时，ALE的的输出用于出用于锁存地址低字存地址低字节，即使不，即使不访问外部存外部存储器，器，ALE仍以不仍以不变的的频率周期性地出率周期性地出现正脉冲信号，正脉冲信号，为振振荡器器频率的六分之一，因此可用作率的六分之一，因此可用作对外外输出的出的时钟。只是当只是当访问外部数据存外部数据存储器器时，将跳，将跳过一个一个ALE脉冲。脉冲。ALE端可以端可以带动8个个TTL负载。对于有于有EPROM的的单片
26、片机，在机，在EPROM编程期程期间，此脚用于，此脚用于输入入编程脉冲。程脉冲。PSEN(29脚脚)：此输出是外部程序存储器的读选通信号。：此输出是外部程序存储器的读选通信号。在由外部程序存储器取指令期间，每个机器周期两次在由外部程序存储器取指令期间，每个机器周期两次PSEN有效。但当访问外部数据存储器时，这两次有效有效。但当访问外部数据存储器时，这两次有效的的PSEN信号不出现。信号不出现。 PSEN可以带动可以带动8个个TTL负载。负载。 EA/VPP(31脚脚)：当：当 EA端保持高电平时，访问内部程端保持高电平时，访问内部程序存储器，但当序存储器，但当PC值超过值超过0FFF(51系列
27、系列)或或1FFF(52系系列列)时，将自动转向执行外部程序存储器的程序。当时，将自动转向执行外部程序存储器的程序。当EA端保持低电平时，则只访问外部程序存储器，而不端保持低电平时，则只访问外部程序存储器，而不管是否有内部程序存储器。管是否有内部程序存储器。 对于对于EPROM型单片机，在型单片机，在EPROM编程期间，此引脚编程期间，此引脚用于施加用于施加21伏的编程电源电压伏的编程电源电压(VPP)。P0：是一个：是一个8位漏极开路的双向输入位漏极开路的双向输入/输出口。在访问外部输出口。在访问外部存储器时，送出地址的低八位，接收八位数据。在存储器时，送出地址的低八位，接收八位数据。在EP
28、ROM编程时，接收指令字节。验证程序时，输出指令编程时，接收指令字节。验证程序时，输出指令字节。作输出口时字节。作输出口时P0要求外接上拉电阻。可以带动八个要求外接上拉电阻。可以带动八个TTL负载。负载。 输入输入/输出引脚输出引脚P1：是一个带有内部上拉电阻的：是一个带有内部上拉电阻的8位双向位双向I/O口。对口。对EPROM编程和程序验证时，接收低编程和程序验证时，接收低8位地址。能带动位地址。能带动4个个TTL负载。负载。 P2：是一个带内部上拉电阻的：是一个带内部上拉电阻的8位双向输入输出口，访问位双向输入输出口，访问外部存储器时，送出高外部存储器时，送出高8位地址。在对位地址。在对E
29、PROM编程和程序编程和程序验证时，接收高验证时，接收高8位地址。位地址。P2可带动可带动4个个TTL负载。负载。P3：是一个带有内部上拉电阻的：是一个带有内部上拉电阻的8位双向位双向I/O口。在口。在MCS-51中，这中，这8个引脚还用于专门功能。其中，个引脚还用于专门功能。其中，P3.0(RXD)为串行为串行输入口，输入口，P3.1(TXD)为串行输出口，为串行输出口，P3.2(INT0)为外部中断为外部中断0输入，输入，P3.3 (INT1)为外部中断为外部中断1输入，输入，P3.4(T0)为定时器为定时器0的外部输入，的外部输入，P3.5(T1)为定时器为定时器1的外部输入，的外部输入
30、，P3.6 (WR)为外部数据存储器的写选通信号，为外部数据存储器的写选通信号，P3.7(RD)为外部数据存为外部数据存储器的读选通信号。储器的读选通信号。 2.4 存储器配置存储器配置2.4.1 MCS-51的空间配置的空间配置 物理上，分为四个存储空间：片内程序存储器、物理上，分为四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器。片外程序存储器、片内数据存储器、片外数据存储器。(8031无片内程序存储器无片内程序存储器) 逻辑上，分为三个空间：片内、片外同一程序存储逻辑上，分为三个空间：片内、片外同一程序存储器，片内随机存储器，片外随机存储器。器，片内随机存储器
31、，片外随机存储器。地址编址：地址编址：程序存储器和数据存储器分别编址；程序存储器和数据存储器分别编址；程序存储器程序存储器(片内、外片内、外)统一编址，使用统一编址，使用MOVC指令；指令；数据存储器数据存储器(片内片内)统一编址，使用统一编址，使用MOV指令；指令；数据存储器数据存储器(片外片外)统一编址，使用统一编址，使用MOVX指令；指令；以字节编址。以字节编址。内部内部 (EA=1)0FFFH0000H外部外部 (EA=0)0FFFH0000H外部外部1000HFFFFH程序存储器程序存储器SFR内部内部RAMFFH00H7FH80H内部数据存储器内部数据存储器0000HFFFFH外部
32、数据存储器外部数据存储器 功能上，把存储器分为五种类型功能上，把存储器分为五种类型程序存储器，使用程序存储器，使用MOVC指令；指令；内部数据存储器内部数据存储器,使用使用MOV指令；指令；外部数据存储器外部数据存储器,使用使用MOVX指令；指令；特殊功能寄存器特殊功能寄存器,使用使用MOV指令；指令；位地址空间，使用位地址空间，使用MOV、SETB、CLR等指令。等指令。2.4.2 程序存储器程序存储器寻址范围：寻址范围：0000HFFFFH，共，共64KB。容量：可扩展到容量：可扩展到64KB；EA=1，寻址内部程序存储器；，寻址内部程序存储器；EA=0，寻址外部程序存储器。，寻址外部程序
33、存储器。地址码长度：地址码长度：16位；位；如：如： MOVCA, A+DPTRMOVCA, A+PC作用：存放程序及程序运行时所需的常数。作用：存放程序及程序运行时所需的常数。寻址方式：基址变址寻址寻址方式：基址变址寻址特征：特征： 若无片内程序存储器若无片内程序存储器(8031)，64KB全部由外部程序全部由外部程序存储器承担，存储器承担，EA=0；若有片内程序存储器，其余；若有片内程序存储器，其余60KB由外部程序存储器承担，由外部程序存储器承担， EA=1，访问内部程序存储器。，访问内部程序存储器。发掘外部程序存储器的发掘外部程序存储器的4KB，使，使EA=0，在，在4KB外部程序外部
34、程序存储器中存入调试程序。存储器中存入调试程序。 有七个单元具有特殊含义：有七个单元具有特殊含义：0000H：主程序入口：主程序入口系统复位后，系统复位后，PC=0000H，由，由0000H单元存放一条绝对单元存放一条绝对跳转指令，用户设计的程序由跳转后的地址存放；跳转指令，用户设计的程序由跳转后的地址存放；0003H：外部中断：外部中断0的入口地址；的入口地址；000BH：定时器：定时器0的溢出中断入口地址；的溢出中断入口地址；0013H：外部中断：外部中断1的入口地址；的入口地址；001BH：定时器：定时器1的溢出中断入口地址；的溢出中断入口地址；0023H：串：串行口中断入口地址；行口中
35、断入口地址；002BH：定时器：定时器2溢出中断入口地溢出中断入口地址址(8032、8052有有)。 访问外部程序存储器的信息传送通路访问外部程序存储器的信息传送通路地址码由地址码由P0、P2口传送；控制信号由口传送；控制信号由PSEN(读选通读选通)接接EPROM的的 OE；数据信息由；数据信息由P0口接收。口接收。 2.4.3 内部数据存储器（内部内部数据存储器（内部RAM ）51系列单片机的内部数据存储器在空间上分为两个区：系列单片机的内部数据存储器在空间上分为两个区：00H7FH单元组成的低单元组成的低128字节的内部数据字节的内部数据RAM块块以及以及80H0FFH单元单元128字节
36、的字节的SFR块。块。寻址范围：寻址范围：00H7FH。作用：作数据缓冲器用。作用：作数据缓冲器用。 00H1FH共共32个单元作工作寄存器用，分为个单元作工作寄存器用，分为4个区，每个区个区，每个区8个单元，由个单元，由PSW中的中的RS1、RS0确确定当前工作区。定当前工作区。 特征：特征：PSW3、PSW4的含的含义RS1 RS0RS1 RS0寄存器区寄存器区R0R0R7R7所占所占单元的地址元的地址0 00 00 0组(BANK0)(BANK0)00H00H07H07H0 10 11 1组(BANK1)(BANK1)08H08H0FH0FH1 01 02 2组(BANK2)(BANK2
37、)10H10H17H17H1 11 13 3组(BANK3)(BANK3)18H18H1FH1FH 20H2FH为位寻址区，作为布尔处理机存储空为位寻址区，作为布尔处理机存储空间的一部分。间的一部分。 可在内部数据存储器中开辟一个堆栈区，堆栈深可在内部数据存储器中开辟一个堆栈区，堆栈深度小于度小于128个字节。个字节。2.4.4 专用寄存器专用寄存器特殊功能寄存器特殊功能寄存器SFR(Special Function Register) 寻址空间：寻址空间：80HFFH80HFFH中定义了中定义了21个特殊功能寄存器，占用个特殊功能寄存器，占用26个字节地址空间。个字节地址空间。特殊功能寄存器
38、的地址分配特殊功能寄存器的地址分配标识符符名名 称称位位 地地 址址字字节地址地址 *ACC *ACC 累加器累加器E0HE0HE7HE7H0E0H0E0H *B *B B B寄存器寄存器F0HF0HF7HF7H0F0H0F0H *PSW *PSW 程序状程序状态字字D0HD0HD7HD7H0D0H0D0H SP SP 堆堆栈指指针81H81H DPTR DPTR 数据指数据指针83H83H和和82H82H *P0 *P0 口口0 080H80H87H87H80H80H *P1 *P1 口口1 190H90H97H97H90H90H *P2 *P2 口口2 2A0HA0HA7HA7H0A0H0
39、A0H *P3 *P3 口口3 3B0HB0HB7HB7H0B0H0B0H *IP *IP 中断中断优先先级寄存器寄存器B8HB8HBDHBDH0B8H0B8H *IE *IE 中断允中断允许寄存器寄存器A8HA8HAFHAFH0A8H0A8H TMOD TMOD 定定时/ /计数器方式控制数器方式控制89H89H *TCON *TCON 定定时/ /计数器控制数器控制88H88H8FH8FH88H88H T2CON T2CON 定定时/ /计数器数器2 2控制控制C8HC8HCFHCFH0C8H0C8H TH0 TH0 定定时/ /计数器数器0(0(高位字高位字节) )8CH8CH TL0
40、TL0 定定时/ /计数器数器0(0(低位字低位字节) )8AH8AH TH1 TH1 定定时/ /计数器数器1(1(高位字高位字节) )8DH8DH TL1 TL1 定定时/ /计数器数器1(1(低位字低位字节) )8BH8BH +TH2 +TH2 定定时/ /计数器数器2(2(高位字高位字节) )0CDH0CDH +TL2 +TL2 定定时/ /计数器数器2(2(低位字低位字节) )0CCH0CCH +RLDH +RLDH 定定时/ /计数器数器2 2自自动再装再装载( (高位高位) )0CBH0CBH +RLDL +RLDL 定定时/ /计数器数器2 2自自动再装再装载( (低位低位)
41、)0CAH0CAH *SCON *SCON 串行通串行通讯控制控制98H98H9FH9FH98H98H SBUF SBUF 串行数据串行数据缓冲器冲器99H99H PCON PCON 电源控制源控制87H87H 注：注：标*号的寄存器可按字号的寄存器可按字节和位和位寻址，址，标+号的寄存器是定号的寄存器是定时/计数器数器2相关的寄存器，相关的寄存器，仅仅在在52子系列中存在子系列中存在 算术运算寄存器算术运算寄存器 累加器累加器A(Accumulator)l最常用；最常用；l大多数单操作数指令的操作数取自累加器，很多双操作大多数单操作数指令的操作数取自累加器，很多双操作数指令的一个操作数取自累
42、加器；数指令的一个操作数取自累加器；l运算结果大多存放在累加器中；运算结果大多存放在累加器中；l累加器累加器A的地址为的地址为0E0H。 B寄存器寄存器l乘、除指令，用乘、除指令，用B寄存器作为其中的一个操作数；寄存器作为其中的一个操作数；l进行乘法运算时，进行乘法运算时，A、B分别存放乘数和被乘数，运算的分别存放乘数和被乘数，运算的结果仍旧存放在结果仍旧存放在A、B中，中，B存放结果的高八位，存放结果的高八位，A存放结存放结果的低八位；果的低八位；l进行除法运算时，进行除法运算时，A中存放被除数，中存放被除数，B中存放除数，运算中存放除数，运算后的结果的商存放在后的结果的商存放在A中，余数存
43、放在中，余数存放在B中。中。 程序状态字程序状态字PSW(Program Status Word)l程序状态字程序状态字PSW包含了程序的运行状态信息。包含了程序的运行状态信息。PSW寄存器各位功能、寄存器各位功能、标志符号、位地址志符号、位地址功功 能能标 志志位位 地地 址址进位位标志志CYCYPSW.7PSW.7辅助助进位位标志志ACACPSW.6PSW.6溢出溢出标志志OVOVPSW.2PSW.2奇偶奇偶标志志P PPSW.0PSW.0用用户标志志F0F0PSW.5PSW.5保留保留- -PSW.1PSW.1寄存器区寄存器区选择MsbMsbRS1RS1PSW.4PSW.4寄存器区寄存器
44、区选择LsbLsbRS0RS0PSW.3PSW.3CY(PSW.7)(Carry)：进位进位/借位标志。借位标志。在进行加法运算时，若最高位有进位，在进行加法运算时，若最高位有进位，CY=1，否则，否则CY=0。在进行减法运算时，若被减数小于减数，在进行减法运算时，若被减数小于减数，CY=1，否则，否则CY=0。在布尔处理机中，。在布尔处理机中，CY被用作位累加器使用。被用作位累加器使用。AC(PSW.6)(Auxiliary Carry)：辅助进位辅助进位/借位标志。借位标志。当低半字节向高半字节有进当低半字节向高半字节有进/借位时，借位时，AC=1，否则，否则AC=0。该标志主要用于十进制
45、调整。该标志主要用于十进制调整。F0(PSW.5)(Flag 0)：标志标志0，由用户定义，可由软件置位或，由用户定义，可由软件置位或清除，以对程序的运行起指导作用。清除，以对程序的运行起指导作用。RS1、RS0(PSW.4,PSW.3)：寄存器区选择控制位寄存器区选择控制位当当(RS1,RS0)=00时，选择寄存器区时，选择寄存器区0区，区，R0对应地址为对应地址为00H，R7对应地址为对应地址为07H；当当(RS1,RS0)=01时，选择时，选择1区，区，R0R7对应对应08H0FH；当当(RS1,RS0)=10时，选择时，选择2区，区，R0R7对应对应10H17H；当当(RS1,RS0)
46、=11时，选择时，选择3区，区，R0R7对应对应18H1FH。OV(PSW.2)(Overflow)：溢出标志，由硬件置位或清除。：溢出标志，由硬件置位或清除。执行带符号加减法指令时，执行带符号加减法指令时，OV=C6 C7(Ci为第为第i位向第位向第i+1位位的进位或借位的进位或借位)，执行乘法指令时，乘积大于，执行乘法指令时，乘积大于255，OV=1，乘积结，乘积结果的高八位从果的高八位从B取，低八位从取，低八位从A取。取。否则否则OV=0，结果只需从，结果只需从A取。执行除法指令时，若除数为取。执行除法指令时，若除数为0，OV=1，否则，否则OV=0。P(PSW.0)(Parity)：奇
47、偶标志，若：奇偶标志，若A中值为中值为1的位数为奇数，的位数为奇数，P=1，否则，否则P=0。 指针寄存器指针寄存器 程序计数器程序计数器PC(Program Counter)指明即将执行的下一条指令的地址，为指明即将执行的下一条指令的地址，为16位寄存器。系统位寄存器。系统开机初始化时，开机初始化时，PC=0000H，可寻址范围，可寻址范围64KB。 堆栈指针堆栈指针SP(Stack Pointer)指明栈顶元素的地址，指明栈顶元素的地址，8位。可由软件设置初始值，系统位。可由软件设置初始值，系统复位时设置为复位时设置为07H。 数据指针数据指针DPTR(Data Pointer)指明访问的
48、数据存储器的单元地址，数据指针指明访问的数据存储器的单元地址，数据指针16位，可寻位，可寻址范围址范围64KB，由，由DPH、DPL组成。在某些情况下，组成。在某些情况下，DPH、DPL也可单独使用。也可单独使用。 并行输入并行输入/输出端口输出端口(Parallel I/O Port)专用寄存器专用寄存器P0、P1、P2、P3分别是分别是I/O端口端口P0P3的锁的锁存器。存器。 串行输入串行输入/输出端口输出端口(Serial I/O Port) 串行数据缓冲器串行数据缓冲器串行数据缓冲器串行数据缓冲器SBUF(Serial Data Buffer)用于存放要发送用于存放要发送或已接收的数
49、据或已接收的数据,由两个独立由两个独立的寄存器组成的寄存器组成,占用一个地址占用一个地址,其中之一为发送缓冲器，另其中之一为发送缓冲器，另一个为接收缓冲器。一个为接收缓冲器。 串行控制串行控制/状态寄存器状态寄存器SCON(Serial Contral)控制监视串行口的工作状态。控制监视串行口的工作状态。 电源控制寄存器电源控制寄存器PCON(Power Contral)。 中断系统中断系统 中断优先级寄存器中断优先级寄存器IP(Interrupt Priority Register)中断分为中断分为2个优先级，可由个优先级，可由IP设定各个中断源的优先级。设定各个中断源的优先级。 中断允许寄
50、存器中断允许寄存器IE(Interrupt Enable Register)用于各个中断源的允许和屏蔽的设置。用于各个中断源的允许和屏蔽的设置。 定时定时/计数器计数器 定时器方式寄存器定时器方式寄存器TMOD(Timer Mode)用于设定定时器的工作方式。用于设定定时器的工作方式。定时器控制寄存器定时器控制寄存器TCON(Timer Contral)其各位用于对定时器和外部中断进行控制。其各位用于对定时器和外部中断进行控制。 计数寄存器计数寄存器TH0、TL0、TH1、TL1用于设定定时用于设定定时/计数器的初值。计数器的初值。TH0、TL0为一组，为一组，TH1、TL1为一组。为一组。
51、8052/8032增设的专用寄存器增设的专用寄存器 定时器定时器2控制寄存器控制寄存器T2CON ( Timer 2 Contral)对定时器对定时器T2进行控制进行控制,设置工作方式。设置工作方式。 计数寄存器计数寄存器TH2、TL2。 定时器定时器2捕获捕获/重装载寄存器重装载寄存器RCAP2H、RCAP2L存放自动重装载到存放自动重装载到TH2、TL2的数据。的数据。2.4.5 位地址空间位地址空间组成：组成： 内部数据存储器的内部数据存储器的20H2FH共共16个单元可按位寻找，个单元可按位寻找，128位；位； 专用寄存器地址码能被专用寄存器地址码能被8整除的可按位寻址，整除的可按位寻
52、址， 12个专个专用寄存器，但是用寄存器，但是IP.7、IP.6、IE.6三位未定义，共三位未定义，共93位可位可按位寻址。按位寻址。则可按位寻址的空间为则可按位寻址的空间为221位。位。BYTE(MSB) (LSB)BYTE(MSB) (LSB)2FH2FH7F7F7E7E7D7D7C7C7B7B7A7A797978782EH2EH777776767575747473737272717170702DH2DH6F6F6E6E6D6D6C6C6B6B6A6A696968682CH2CH676766666565646463636262616160602BH2BH5F5F5E5E5D5D5C5C5B
53、5B5A5A595958582AH2AH5757565655555454535352525151505029H29H4F4F4E4E4D4D4C4C4B4B4A4A4949484828H28H4747464645454444434342424141404027H27H3F3F3E3E3D3D3C3C3B3B3A3A3939383826H26H3737363635353434333332323131303025H25H2F2F2E2E2D2D2C2C2B2B2A2A2929282824H24H2727262625252424232322222121202023H23H1F1F1E1E1D1D1C
54、1C1B1B1A1A1919181822H22H1717161615151414131312121111101021H21H0F0F0E0E0D0D0C0C0B0B0A0A0909080820H20H07070606050504040303020201010000RAM位地址分配位地址分配 特殊功能寄存器位地址特殊功能寄存器位地址 字字节地址地址MSB D7MSB D7D0 LSBD0 LSB寄存器符号名寄存器符号名F0HF0H F7 F6 F5 F4 F3 F2 F1 F0 F7 F6 F5 F4 F3 F2 F1 F0B BE0HE0H E7 E6 E5 E4 E3 E2 E1 E0 E7
55、 E6 E5 E4 E3 E2 E1 E0ACCACCD0HD0H CY AC F0 RS1 RS0 OV CY AC F0 RS1 RS0 OV P PPSWPSW D7 D6 D5 D4 D3 D2 D7 D6 D5 D4 D3 D2 D0 D0C8HC8H CF CE CD CC CB CA C9 C8 CF CE CD CC CB CA C9 C8T2CONT2CONB8HB8H PT2 PS PT1 PX1 PT0 PX0 PT2 PS PT1 PX1 PT0 PX0IPIP BD BC BB BA B9 B8 BD BC BB BA B9 B8 B0HB0H B7 B6 B5 B4
56、 B3 B2 B1 B0 B7 B6 B5 B4 B3 B2 B1 B0P3P3A8HA8H EA ET2 ES ET1 EX1 ET0 EX0 EA ET2 ES ET1 EX1 ET0 EX0IEIE AF AF AD AC AB AA A9 A8 AD AC AB AA A9 A8A0HA0H A7 A6 A5 A4 A3 A2 A1 A0 A7 A6 A5 A4 A3 A2 A1 A0P2P298H98H SM0 SM1 SM2 REN TB8 RB8 TI RI SM0 SM1 SM2 REN TB8 RB8 TI RISCONSCON 9F 9E 9D 9C 9B 9A 99 98
57、 9F 9E 9D 9C 9B 9A 99 9890H90H 97 96 95 94 93 92 91 90 97 96 95 94 93 92 91 90P1P188H88H TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0TCONTCON 8F 8E 8D 8C 8B 8A 89 88 8F 8E 8D 8C 8B 8A 89 8880H80H 87 86 85 84 83 82 81 80 87 86 85 84 83 82 81 80P0P02.4.6 外部数据存储器外部数据存储器 容量最大可扩展到容量最大可
58、扩展到64KB； 寻址范围：寻址范围：0000HFFFFH； 寻址方式：寻址方式：间接寻址。可用间接寻址。可用R0、R1及及DPTR作间址寄存器。作间址寄存器。2.5 振荡器、时钟电路和振荡器、时钟电路和CPU时序时序2.5.1 时钟的基本概念时钟的基本概念指令执行过程指令执行过程 从取指开始到指令执行完毕所需要的时间叫做从取指开始到指令执行完毕所需要的时间叫做一个指令周期。指令周期随着机器的不同而不一个指令周期。指令周期随着机器的不同而不同，随指令的不同而不同。同，随指令的不同而不同。是机器的基本操作周期。一个指令周期包含至是机器的基本操作周期。一个指令周期包含至少一个机器周期。少一个机器周
59、期。机器周期：机器周期：时钟周期：时钟周期：状态周期：状态周期： 一个机器周期分成六个状态周期。每个状态周一个机器周期分成六个状态周期。每个状态周期由两个脉冲组成期由两个脉冲组成(所谓两相所谓两相)，前一个脉冲叫，前一个脉冲叫P1(相位相位1)，后一个脉冲叫，后一个脉冲叫P2(相位相位2)。又叫做振荡器周期。由振荡时钟产生，一个状又叫做振荡器周期。由振荡时钟产生，一个状态周期包含两个时钟周期。因此，态周期包含两个时钟周期。因此，1个机器周期个机器周期12个振荡器周期。个振荡器周期。一般情况下，算术和逻辑操作发生在一般情况下，算术和逻辑操作发生在P1期间，而内期间，而内部寄存器到寄存器传输发生在
60、部寄存器到寄存器传输发生在P2期间。期间。指令周期：指令周期：2.5.2 典型指令的取指典型指令的取指/执行时序执行时序 l当当ALE(Address Latch Enable)地址锁存允许信号有效时，地址锁存允许信号有效时，可访问存储器可访问存储器 。l一个机器周期包含一个机器周期包含12个振个振荡周期，周期，编号号为S1P1(1状态状态1相相)到到S6P2 (6状态状态2相相)，每一相持续一个振荡周期，每一，每一相持续一个振荡周期，每一个状态持续两个振荡周期。在每个机器周期中，个状态持续两个振荡周期。在每个机器周期中，ALE信号信号有两次有效，一次在有两次有效，一次在S1P2和和S2P1期
61、间，还有一次在期间，还有一次在S4P2和和S6P1期间。期间。l执行一条单周期指令时，在执行一条单周期指令时，在S1P2期间读入操作码并把它期间读入操作码并把它锁存到指令寄存器中。如果是一条双字节指令，第二个字锁存到指令寄存器中。如果是一条双字节指令，第二个字节在同一机器周期的节在同一机器周期的S4期间读出。如果是一条单字节指令，期间读出。如果是一条单字节指令，在在 S4期间仍然有一个读操作，但这时读出的字节期间仍然有一个读操作，但这时读出的字节(下一条下一条指令的操作码指令的操作码)是不加以处理的，而且程序计数器也不加是不加以处理的，而且程序计数器也不加1。不管上述哪一种情况，指令都不管上述
62、哪一种情况，指令都 在在S6P2期间执行完毕。期间执行完毕。存取存取/执行时序内部状态和相位执行时序内部状态和相位 2.5.3 振荡源及控制器振荡源及控制器 单片机内部有一个用于构成振荡器的高增益反相放大器。单片机内部有一个用于构成振荡器的高增益反相放大器。引脚引脚XTAL1(19)、XTAL2(18)分别是此放大器的输入端和分别是此放大器的输入端和输出端。输出端。与作为反馈元件的片外晶体或陶瓷谐振器一起组成一个与作为反馈元件的片外晶体或陶瓷谐振器一起组成一个自激振荡器。自激振荡器。 外部方式外部方式外部振荡器信号接至输外部振荡器信号接至输入端入端XTAL2、而、而XTAL1接地。由于接地。由
63、于XTAL2端的逻辑电平端的逻辑电平不是不是TTL的所以接一个的所以接一个上拉电阻。上拉电阻。 内部方式内部方式2.6 I/O端口端口单片机有四个并行口，都是准双向口。每位单片机有四个并行口，都是准双向口。每位I/O口包含口包含一个锁存器、一个输出带动器和一个输入缓冲器。一个锁存器、一个输出带动器和一个输入缓冲器。 2.6.1 P0口口 结构：结构：包含一个输出锁包含一个输出锁存器、两个三态存器、两个三态缓冲器、一个输缓冲器、一个输出带动电路和一出带动电路和一个输出控制电路。个输出控制电路。 通用通用I/O口口控制信号为控制信号为“0”，MUX倒向倒向a，把输出脚接通，把输出脚接通Q，与门，与
64、门输出为输出为“0”，T2截止，输出是漏极开路的开漏电路。截止，输出是漏极开路的开漏电路。P0口作通用口作通用I/O口使用。若口使用。若D=1，Q=0，T1截止，截止，P0.X输出高电平；若输出高电平；若D=0，Q=1，T1导通，导通，P0.X输出低电平。输出低电平。 读读(端口外数据端口外数据端口端口)：端口中的两个三态缓冲器端口中的两个三态缓冲器用于读操作。用于读操作。n读引脚：读引脚：P0.XG1内部总线。内部总线。 n读锁存器：读锁存器：Q内部总线。内部总线。 此种方式适用于此种方式适用于“读读-修改修改-写写”指令，这类指令指令，这类指令的特点是：先读口，随后可能对读入的数据进行的特
65、点是：先读口，随后可能对读入的数据进行修改，再写到端口上。修改，再写到端口上。 lP0口在作为通用口在作为通用I/O口使用时，是一个准双向口，这是因口使用时，是一个准双向口，这是因为这种为这种I/O接口没有高阻抗输出，输入不能锁存，不是真正接口没有高阻抗输出，输入不能锁存，不是真正的双向传送口。的双向传送口。l对于准双向口，在作为输入口时，应先置位，即在输入对于准双向口，在作为输入口时，应先置位，即在输入数据时应先把口置数据时应先把口置1，使两个，使两个FET都截止，引脚处于悬浮状都截止，引脚处于悬浮状态，可作高阻抗输入。因为引脚上的外部信号加在输出极态，可作高阻抗输入。因为引脚上的外部信号加
66、在输出极FET的漏极上，若的漏极上，若FET是导通的，则引脚上的电位被钳在是导通的，则引脚上的电位被钳在0电平上。电平上。写写(片内数据片内数据端口端口) ： 地址地址/数据总线口数据总线口 控制信号为控制信号为1，MUX倒向倒向b，接到，接到地址地址/数据数据，同时与，同时与门开锁。门开锁。 写：写： 地址地址/数据为数据为“1”,与门为与门为“1”,b处电平为处电平为“0”，T2导通，导通，T1截止，截止，P0.X为高电平。为高电平。 地址地址/数据为数据为“0”，与门为，与门为“0”，b处电平为处电平为“1”，T2截止，截止，T1导通，导通，P0.X为低电平。为低电平。读：经缓冲器读：经
67、缓冲器G1读入。读入。 负载能力：负载能力：可带可带8个个TTL负载。在带动负载。在带动NMOS时，需接上拉电阻。时，需接上拉电阻。 小结小结 P0口可做通用口可做通用I/O，即一般，即一般I/O口使用，又可做地址口使用，又可做地址/数据总线口；数据总线口； P0既可按字节寻址，又可按位寻址；既可按字节寻址，又可按位寻址； P0作为输入口使用时作为输入口使用时,先向口写先向口写1,使使T2、T1截止截止,引脚引脚悬浮悬浮,用作高阻抗输入；用作高阻抗输入； 作通用作通用I/O口输出时，口输出时，T2(上拉上拉FET)截止，输出电路为截止，输出电路为开漏电路；开漏电路； 作地址作地址/数据总线口时
68、，数据总线口时，P0口是一个真正的双向口；作口是一个真正的双向口；作通用通用I/O口时，只是一个准双向口；口时，只是一个准双向口； P0作地址作地址/数据总线口使用时，与数据总线口使用时，与P2口配合，送出一个口配合，送出一个完整的地址，完整的地址，P0送地址低八位，送地址低八位，P2送高八位，送高八位，P0接收高接收高位数据。位数据。注：准双向口特点是当复位时，口锁存器均置注：准双向口特点是当复位时，口锁存器均置1，8根引根引脚可作一般数据线使用；而在某引脚由原输出状态变为输脚可作一般数据线使用；而在某引脚由原输出状态变为输入时，则应先写入时，则应先写1，以免错读引脚上的信息。，以免错读引脚
69、上的信息。2.6.2 P1口口 结构：结构：无模拟开关无模拟开关MUX，只能作通用，只能作通用I/O口，用内部上口，用内部上拉电阻拉电阻R*代替代替P0口结构中的场效应管口结构中的场效应管FET。是一。是一个准双向口。个准双向口。内部上拉电阻包括固定部内部上拉电阻包括固定部分和附加部分两部分。固分和附加部分两部分。固定部分是一个源栅相连的定部分是一个源栅相连的 n沟道耗尽型沟道耗尽型FET(T2),附加附加部分是一个栅极受控的部分是一个栅极受控的n沟沟道增强型道增强型FET(T3),用以改用以改善电阻的变换。当端口的善电阻的变换。当端口的数据从数据从0变到变到1时时,内部上拉内部上拉电阻用来加
70、速这个转变过电阻用来加速这个转变过程。程。 分析分析 处于静态时，处于静态时，Q不论等于不论等于0或或1，T3栅极为低电平栅极为低电平0，T3截止，附加部分不起作用。截止，附加部分不起作用。 在动态变化时，在动态变化时，Q从低电平从低电平0变化到高电平变化到高电平1，则，则Q从高电从高电平平1变化到低电平变化到低电平0，场效应管，场效应管T1由导通变为截止，或非由导通变为截止，或非门的门的2端为低电平端为低电平0，1端由于延迟性作用仍为端由于延迟性作用仍为0，或，或非输出为高电平非输出为高电平1，T3导通，导通，T2电阻虽大，电阻虽大，T3导通电导通电流约为流约为T2的的100倍，总负载下降，
71、使引脚很快由倍，总负载下降，使引脚很快由0变到变到1，再经延时后或非输出为低电平再经延时后或非输出为低电平0，T3截止，内部上拉截止，内部上拉电阺恢复到稳定情况电阺恢复到稳定情况(约为约为2040K )。输出由低电平。输出由低电平0变到高电平变到高电平1。 小结小结 P1只能作通用只能作通用I/O口，无地址口，无地址/数据功能；数据功能； P1口可按字节寻址，其各位可按位寻址；口可按字节寻址，其各位可按位寻址； P1口作输入口时，为准双向口，先将锁存器写口作输入口时，为准双向口，先将锁存器写1，使，使T1截止以便信息正常输入；截止以便信息正常输入； 输出极不再是开漏电路，而是标准的准双向口。输
72、出极不再是开漏电路，而是标准的准双向口。2.6.3 P2口口 结构：结构： 在结构上，比在结构上，比P1口多了一个输出转换控制部分，口多了一个输出转换控制部分，模拟开关模拟开关MUX的数据端接锁存器的的数据端接锁存器的Q端。端。P2口作通用口作通用I/O口使用时，是一个准双向口口使用时，是一个准双向口(MUX倒向左倒向左边边)。当系统中接有外部数据存储器时，。当系统中接有外部数据存储器时，P2口用于输出高口用于输出高八位地址，这时，在八位地址，这时，在CPU的控制下，的控制下，MUX倒向右边，倒向右边，P2口不再作通用口不再作通用I/O口使用，而作为地址输出口。口使用，而作为地址输出口。 当当
73、P2口作通用口作通用I/O口时，是一个准双向口；口时，是一个准双向口； 小结小结 从从P2口输入数据时，先向锁存器写口输入数据时，先向锁存器写1，使，使T1截止，截止，用作高阻抗输入；用作高阻抗输入； 当外部数据存储器小于当外部数据存储器小于128B，而无外部程序存储器时，而无外部程序存储器时，P2口可作通用口可作通用I/O口使用。口使用。2.6.4 P3口口 结构结构控制部分是一个与非门，与非门的一端接控制部分是一个与非门，与非门的一端接D触发器的触发器的Q端，输入通道有两个缓冲器。端，输入通道有两个缓冲器。P3口是双功能口。口是双功能口。 工作情况分析工作情况分析 P3口作通用口作通用I/
74、O口时，工作原理与口时，工作原理与P1、P2类似，是准双类似，是准双向口；选择输出功能端应保持高电平，使与非门对锁存器向口；选择输出功能端应保持高电平，使与非门对锁存器Q端畅通；端畅通； P3口工作于第二功能时，则该位的锁存器应置口工作于第二功能时，则该位的锁存器应置1，使，使与非门对选择输出功能端畅通；与非门对选择输出功能端畅通； P3口作输入口时，输出锁存器和选择输出功能端都应口作输入口时，输出锁存器和选择输出功能端都应置置1； 第二功能的专用输入信号取自输入通道的第一个缓冲第二功能的专用输入信号取自输入通道的第一个缓冲器输出端，通用输入信号取自器输出端，通用输入信号取自读引脚读引脚。 2
75、.6.5 各端口的一般使用方法各端口的一般使用方法P0口：地址低八位与数据线分时使用口；口：地址低八位与数据线分时使用口；P1口：按位可编址的输入输出口；口：按位可编址的输入输出口；P2口：地址高八位输出口；口：地址高八位输出口；P3口：双功能口。若不用第二功能，可作通用口：双功能口。若不用第二功能，可作通用I/O口。口。u按三总线划分，则有：按三总线划分，则有：地址线：地址线：P0、P2口分别输出地址的低八位和高八位；口分别输出地址的低八位和高八位；数据线：数据线：P0口输入八位数据；口输入八位数据；控制线：控制线：P3口的八位加上口的八位加上PSEN、ALE共同完成。共同完成。 2.6.6
76、 利用端口组成利用端口组成8031最小系统最小系统l由于只加由于只加EPROM 2716作为程序存储器，所以剩余的作为程序存储器，所以剩余的P1口和口和P3口均可作为口均可作为I/O口使用。口使用。 l地址锁存信号地址锁存信号ALE用来把用来把P0口地址低口地址低8位打入外部地址位打入外部地址锁存器锁存器74LS373锁存。锁存。lALE信号在每一个机器周期中两次有效，在信号在每一个机器周期中两次有效，在ALE由高变由高变低时，有效地址低时，有效地址PCL出现在出现在P0总线上，低总线上，低8位地址锁存器位地址锁存器应在此时把地址锁存起来。应在此时把地址锁存起来。 l同时同时PSEN也是每个机
77、器周期两次有效，用于选通外部也是每个机器周期两次有效，用于选通外部程序存储器，使指令送到程序存储器，使指令送到P0总线上，由总线上，由CPU取入。取入。 lALE信号利用其有高变低的下降沿对出现在信号利用其有高变低的下降沿对出现在P0口上的口上的地址低地址低8位进行锁存，而在其低电平位进行锁存，而在其低电平(ALE无效无效)期间读进期间读进数据，这就实现了数据，这就实现了P0口地址口地址/数据的分时传送。数据的分时传送。 l程序存储器允许信号程序存储器允许信号PSEN只在访问外部程序存储器时只在访问外部程序存储器时产生。产生。 lPSEN信号连接在信号连接在EPROM的输出允许端的输出允许端O
78、E上。上。l8031单片机扩充外部数据存储器和单片机扩充外部数据存储器和I/O口时，提供了专口时，提供了专门的读写信号门的读写信号RD和和WR，在同一周期的，在同一周期的S5状态，状态，ALE利利用其下跳沿锁存用其下跳沿锁存P0总线上出现的地址低总线上出现的地址低8位位(有有DPTR低低8位或位或R0、R1间接提供的地址低间接提供的地址低8位值位值)，而，而P2口上将出现口上将出现地址高地址高8位值位值(DPTR的高的高8位或位或P2锁存器内容锁存器内容)。 l对外部数据存储器操作期间，在同一机器周期的对外部数据存储器操作期间，在同一机器周期的S6状态状态将不再出现将不再出现PSEN，有效信号，下一个机器周期的第一个，有效信号，下一个机器周期的第一个ALE也不再出现。也不再出现。 谢谢谢谢
