《数字逻辑第十八讲同步计数器》由会员分享，可在线阅读，更多相关《数字逻辑第十八讲同步计数器（35页珍藏版）》请在金锄头文库上搜索。
1、同步计数器1二、同步计数器二、同步计数器1.同步二进制计数器同步二进制计数器1）同步二进制加法计数器）同步二进制加法计数器 设计思想：同步计数器中，所有触发器的设计思想：同步计数器中，所有触发器的CP端相连，端相连，CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用的每一个触发沿都会使所有的触发器状态更新。因此不能使用T触发器。触发器。 应控制触发器的输入端，即将触发器接成应控制触发器的输入端，即将触发器接成T触发器。触发器。 只有当低位向高位进位时（即低位全只有当低位向高位进位时（即低位全1时再加时再加1），令高位），令高位触发器的触发器的T=1，触发器翻转，计数加触发器翻转，计数加
2、1。2二、同步计数器二、同步计数器1.同步二进制计数器同步二进制计数器1）同步二进制加法计数器）同步二进制加法计数器3位二进制同步加法计数器位二进制同步加法计数器 选用选用3个个CP下降沿触发的下降沿触发的JK触发器，分别用触发器，分别用FF0、FF1、FF2表示。表示。状状态态图图输出方程：输出方程：时钟方程：时钟方程：3时序图时序图FF0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次FF1在在Q0=1时，在下一个时，在下一个CP触发触发沿到来时翻转。沿到来时翻转。FF2在在Q0=Q1=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。4电路图电路图由于没有无效状态由于
3、没有无效状态,电路能自启动。电路能自启动。推广到推广到n位二位二进制同进制同步加法步加法计数器计数器驱动方程驱动方程输出方程输出方程52）同步二进制减法计数器）同步二进制减法计数器 设计思想：同步计数器中，所有触发器的设计思想：同步计数器中，所有触发器的CP端相连，端相连，CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用的每一个触发沿都会使所有的触发器状态更新。因此不能使用T 触发器。触发器。 应控制触发器的输入端，即将触发器接成应控制触发器的输入端，即将触发器接成T触发器。触发器。 只有当低位向高位借位时（即低位全只有当低位向高位借位时（即低位全0时再减时再减1），令高），令高位触
4、发器的位触发器的T=1，触发器翻转，计数减触发器翻转，计数减1。 为此，只要将二进制加法计数器的输出由为此，只要将二进制加法计数器的输出由Q端改为端改为 端端, ,便成为同步二进制减法计数器了。便成为同步二进制减法计数器了。63位二进制同步减法计数器位二进制同步减法计数器 选用选用3个个CP下降沿触发的下降沿触发的JK触发器，分别用触发器，分别用FF0、FF1、FF2表示。表示。状状态态图图输出方程：输出方程：时钟方程：时钟方程：7时序图时序图FF0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次FF1在在Q0=0时，在下一个时，在下一个CP触发触发沿到来时翻转。沿到来时翻转。FF2在在Q
5、0=Q1=0时，在下一个时，在下一个CP触触发沿到来时翻转。发沿到来时翻转。8电路图电路图由于没有无效由于没有无效状态，电路能状态，电路能自启动。自启动。推广到推广到n位二位二进制同进制同步减法步减法计数器计数器驱动方程驱动方程输出方程输出方程93位二进制同步可逆计数器位二进制同步可逆计数器设用设用U/D表示加减控制信号，且表示加减控制信号，且U/D0时作加计数，时作加计数，U/D 1时作减计数，则把二进制同步加法计数器的驱动方程和时作减计数，则把二进制同步加法计数器的驱动方程和U/D相相与，把减法计数器的驱动方程和与，把减法计数器的驱动方程和U/D相与，再把二者相加，便相与，再把二者相加，便
6、可得到二进制同步可逆计数器的驱动方程。可得到二进制同步可逆计数器的驱动方程。输出方程输出方程10电路图电路图114位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。时异步清零。CR=1、LD=0时同步置数。时同步置数。CR=LD=1且且CTT=CTP=1时，按照时，按照4位自然二进制码进行位自然二进制码进行同步二进制计数。同步二进制计数。CR=LD=1且且CTTCTP=0时，计数器状态保持不变。时，计数器状态保持不变。 74 74LS163LS163的引脚排列和的引脚排列和的引脚排列和的引脚排列和7474LS161LS161相同，不同之处相同，不同之
7、处相同，不同之处相同，不同之处是是是是7474LS163LS163采用同步清零方式。采用同步清零方式。采用同步清零方式。采用同步清零方式。12选用选用4个个CP下降沿触发下降沿触发的的JK触发器，用触发器，用FF0、FF1、FF2 、FF3表示。表示。状状态态图图输出方程：输出方程：时钟方程：时钟方程：十进制同步加法计数器十进制同步加法计数器13状态方程状态方程00011110000010100011011000nnQQ23nnQQ01(d) 13+nQ的卡诺图14电路图电路图比比较较得得驱驱动动方方程程 将将无无效效状状态态10101111分分别别代代入入状状态态方方程程进进行行计计算算，可
8、可以以验证在验证在CP脉冲作用下都能回到有效状态，电路能够自启动。脉冲作用下都能回到有效状态，电路能够自启动。15十进制同步减法计数器十进制同步减法计数器 选用选用4个个CP下降沿触发的下降沿触发的JK触发器，用触发器，用FF0、FF1、FF2 、FF3表示。表示。状状态态图图输出方程：输出方程：时钟方程：时钟方程：16状态方程状态方程次态卡诺图17比比较较得得驱驱动动方方程程 将将无无效效状状态态10101111分分别别代代入入状状态态方方程程进进行行计计算算，可可以以验证在验证在CP脉冲作用下都能回到有效状态，电路能够自启动。脉冲作用下都能回到有效状态，电路能够自启动。电路图电路图18集成
9、十进制同步加法计数器集成十进制同步加法计数器74LS160主要功能与主要功能与74LS161基本基本相同，只是实现十进制计相同，只是实现十进制计数。功能表和进位信号如数。功能表和进位信号如下。下。CO=CTTQ3Q0=Q3Q0192）集成十进制同步加）集成十进制同步加/减计数器减计数器74LS190 74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与功能示意图与74191相同。相同。 为异步置数控制端为异步置数控制端 为计数控制端为计数控制端D0D3为并行数据输入端为并行数据输入端Q0Q3为输出端为输出端 为加为加/减
10、计数方式控制端减计数方式控制端CO/BO为进位为进位/借位输出端借位输出端 为行波时钟输出端为行波时钟输出端（1）异步置数）异步置数 当当 =0时，与时，与CP无关，立即置数。即无关，立即置数。即D3D2D1D0=d3d2d1d0（2 2）计数功能：计数功能： =0 =0、 =1 =1 当当 =0 =0时，对应时，对应CPCP脉冲上升沿，十进制加法计数。脉冲上升沿，十进制加法计数。 当当 =1 =1时，对应时，对应CPCP脉冲上升沿，十进制减法计数。脉冲上升沿，十进制减法计数。（3 3）保持功能：当）保持功能：当 时，计数器保持原来的状态不变。时，计数器保持原来的状态不变。20十进制同步可逆计
11、数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器 集集成成十十进进制制同同步步加加法法计计数数器器74160、74162的的引引脚脚排排列列图图、逻逻辑辑功功能能示示意意图图与与74161、74163相相同同，不不同同的的是是，74160和和74162是是十十进进制制同同步步加加法法计计数数器器，而而74161和和74163是是4位位二二进进制制（16进进制制）同同步步加加法法计计数数器器。此此外外，74160和和74162的的区区别别是是，74160采采用用的的是是异异步步清清零零方方式式，而而74162采用的是同步清零方式。采用的是同步清零方式。 十进制加法计数器和十进制减
12、法计数器用与或门组合起十进制加法计数器和十进制减法计数器用与或门组合起来，并用来，并用U/D作为加减控制信号，即可获得十进制同步可逆作为加减控制信号，即可获得十进制同步可逆计数器。计数器。214）用反馈置数法获得）用反馈置数法获得N进制计数器进制计数器（1）计数器的置数功能）计数器的置数功能 应先将计数器起始数据预先置入计数器。应先将计数器起始数据预先置入计数器。异步置数：与时钟脉冲异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。端出现置数信号，并行数据便立刻被置入。同步置数：输入端获得置数信号后，只是为置数创造了条件，
13、同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲还需要再输入一个计数脉冲CP，计数器才能将预置数置入。计数器才能将预置数置入。N进制计数器进制计数器 利用集成计数器的清零端和置数端实现归零，从而构成按利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的自然态序进行计数的N进制计数器的方法。进制计数器的方法。 清零、置数均采用同步方式的有清零、置数均采用同步方式的有74LS163；清零采用异步清零采用异步方式、置数采用同步方式的有方式、置数采用同步方式的有74LS161、74LS160；22（2）用反馈置数法获得）用反馈置数法获得N进制计数器进制计数
14、器 用用S0，S1，S2，SN表示输入表示输入0，1，2，N个计数个计数脉冲脉冲CP时计数器的状态。时计数器的状态。N进制计数器的计数工作状态为进制计数器的计数工作状态为N个：个： S0，S1，S2, ，SN-1 对于异步置数：在输入第对于异步置数：在输入第N个计数脉冲个计数脉冲CP后，通过控制电路，后，通过控制电路，利用状态利用状态SN产生一个有效置数信号，送给异步置数控制端，使产生一个有效置数信号，送给异步置数控制端，使计数器返回到初始的预置数状态，即实现了计数器返回到初始的预置数状态，即实现了N进制计数。进制计数。 对于同步置数：在输入第对于同步置数：在输入第N-1个计数脉冲个计数脉冲C
15、P时，利用状态时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入产生一个有效置数信号，送给同步置数控制端，等到输入第第N个计数脉冲个计数脉冲CP时，计数器返回到初始的预置数状态，从而时，计数器返回到初始的预置数状态，从而实现实现N进制计数。进制计数。23反馈置数法获得反馈置数法获得N进制计数器的步骤进制计数器的步骤A） 写出计数器状态的二进制代码。写出计数器状态的二进制代码。 利用异步置数输入端获得利用异步置数输入端获得N进制计数器时，写出进制计数器时，写出SN对应的对应的二进制代码。二进制代码。 利用同步置数输入端获得利用同步置数输入端获得N进制计数器时，写出进制计数器时
16、，写出SN-1对应的对应的二进制代码。二进制代码。B） 写出反馈归零函数。写出反馈归零函数。 根据根据SN或或SN-1写出置数端的逻辑表达式。写出置数端的逻辑表达式。C） 画连线图。画连线图。 主要根据反馈置数函数画连线图。主要根据反馈置数函数画连线图。24例例1 用用74LS163来构成一个十二进制计数器。来构成一个十二进制计数器。（1）写出状态）写出状态SN-1的二进制代码。的二进制代码。（2）求归零逻辑。）求归零逻辑。（3）画连线图。）画连线图。SN-1S12-1S111011D0D3可随意处理可随意处理D0D3必须都接必须都接025例例2 用用74LS161来构成一个十二进制计数器。来
17、构成一个十二进制计数器。SNS121100D0D3可随意处理可随意处理D0D3必须都接必须都接0SN-1S11101126提高归零可靠性的方法提高归零可靠性的方法27例例3 用用74LS160实现实现7进制计数器进制计数器解：用同步置数控制端归零。解：用同步置数控制端归零。（思考：若用异步清零端归（思考：若用异步清零端归零如何实现？零如何实现？）（1）写出）写出SN-1的二进制代码：的二进制代码： SN-1=S7-1=S6=0110（2）写出反馈归零（置数）函数。写出反馈归零（置数）函数。 设计数器从设计数器从0开始计数，为此，应取开始计数，为此，应取D3D2D1D0=0000，故故（3）画连
18、线图。）画连线图。28同步大容量同步大容量N进制计数器进制计数器 异步计数器一般没有专门的进位信号输出端，通常可以用异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。位方式来扩展容量。 同步计数器实现的方法：同步计数器实现的方法： 低位的进位信号低位的进位信号高位的保持功能控制端（相当于触发高位的保持功能控制端（相当于触发器的器的T端）。端）。 有进位时，高位计数功能；有进位时，高位计数功能； 无进位时，高位保持功能。无进位时，高位保持功能。29用用2片片74LS160实现
19、实现100进制同步加法计数器进制同步加法计数器 低位芯片（低位芯片（1）在计到）在计到9以前，其进位输出以前，其进位输出CO=Q3Q0=0，高位芯片（高位芯片（2）的）的CTT=0，保持原状态不变。保持原状态不变。 当低位芯片（当低位芯片（1）计到）计到9时，其输出时，其输出CO=1，即高位片的即高位片的CTT=1，这时，高位芯片（这时，高位芯片（2）才能接收到）才能接收到CP端输入的计数脉端输入的计数脉冲。冲。 所以，输入第所以，输入第10个计数脉冲时，低位片回到零状态，同时个计数脉冲时，低位片回到零状态，同时使高位片加使高位片加1。30用用2片片74LS161实现实现50进制计数器进制计数
20、器 十进制数十进制数50对应的二进制数为对应的二进制数为0011 0010。所以，当计数。所以，当计数器计到器计到50时，计数器的状态为时，计数器的状态为Q3Q2Q1Q0Q3Q2Q1Q0=0011 0010。其反馈归零函数为其反馈归零函数为这时，与非门输出低电平这时，与非门输出低电平0，使两片，使两片74LS161同时被异步置同时被异步置0，从而实现了，从而实现了50进制计数。进制计数。31 同同步步计计数数器器有有进进位位或或借借位位输输出出端端，可可以以选选择择合合适适的的进进位位或或借借位位输输出出信信号号来来驱驱动动下下一一级级计计数数器器计计数数。同同步步计计数数器器级级联联的的方方
21、式式有有两两种种，一一种种级级间间采采用用串串行行进进位位方方式式，即即异异步步方方式式，这这种种方方式式是是将将低低位位计计数数器器的的进进位位输输出出直直接接作作为为高高位位计计数数器器的的时时钟钟脉脉冲冲，异异步步方方式式的的速速度度较较慢慢。另另一一种种级级间间采采用用并并行行进进位位方方式式，即即同同步步方方式式，这这种种方方式式一一般般是是把把各各计计数数器器的的CP端端连连在在一一起起接接统统一一的的时时钟钟脉脉冲冲，而而低低位位计计数数器器的的进进位位输输出出送送高高位位计计数数器器的的计计数数控控制制端。端。1212位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）
22、位二进制计数器（慢速计数方式）位二进制计数器（慢速计数方式）321212位二进制计数器（快速计数方式）位二进制计数器（快速计数方式）位二进制计数器（快速计数方式）位二进制计数器（快速计数方式） 在此种接线方式中，只要片在此种接线方式中，只要片1的各位输出都为的各位输出都为1，一旦片，一旦片0的各位输出都为的各位输出都为1，片，片2立即可以接收进位信号进行计数，不立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片会像基本接法中那样，需要经历片1的传输延迟，所以工作速的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。度较高。这种接线方式的工作速度与计数器的位数无关。333435
