《二进制相位键控调制与解调》由会员分享，可在线阅读，更多相关《二进制相位键控调制与解调（20页珍藏版）》请在金锄头文库上搜索。
1、电子设计自动化结课作业 姓名： 学号：一.电子设计自动化 1.1 背景 电子设计自动化（EDA:ElectronicDesignautomation）是将计算机技术应用于电子设计过程中而形成的一门新技术，它已经被广泛应用于电子电路的设计和仿真，集成电路的版图设计、印刷电路板的设计和可编程器件的编程等各项工作中。其中模拟集成电路以及混合电路设计自动化的发展尚不成熟 。 EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
2、在电子技术设计领域，可编程逻辑器件的应用已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 1.2 关于EDA技术EDA的设计流程二.硬件描述语言 硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语言。VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。 用VHDL进行电子系统设计的
3、一个很大的优点是设计者可用专心致力于其功能的实现，而不需要对不影响功能的因素花费过多的时间和精力。三. VHDL语言 VHDL（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage）诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言.VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。ExamplelibraryIEEE;useieee.std_logic_1164.all;-库声明entityTONEisport(
4、A,B:instd_logic;-实体定义C:outstd_logic);endTONE;architectureEXofTONEis结构体定义beginC=AORB;ENDEX;四.Quartus QuartusII 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 五.设计内容5.1 设计题目 二进制相位键控调制与解调设计5.2 设计原理 数字信号对载波相位的调制称为相位键控调制。在二进制数字调制中，当正弦载波的相位随二进制基带信号离散变化时，则产生二
5、进制移相键控信号。 由于PSK信号是利用相位来传递信息，所以在接收端必须利用信号的相位信息来解调信号。在接收端口，PSK信号常用的解调方法有两种，即极性比较法和相干比较法。5.3 二进制相位键控调制部分5.3.1 PSK调制的建模框图5.3.2 VHDL程序 实现PSK调制的VHDL源程序如下： LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY psk IS PORT(clk:IN std_logic; 系统时钟 sta
6、rt:IN std_logic; 开始调制信号 x:IN std_logic; 基带信号 y:OUT std_logic); 已调制输出信号 END psk; ARCHITECTUREbehavOFpskISSIGNALq:std_logic_vector(1downto0);2位计数器SIGNALf1,f2:std_logic;载波信号BEGINp1:PROCESS(clk)此进程主要产生两重载波信号f1、f2BEGINIF(clkeventANDclk=1)THENIF(start=0)THENq=00;ELSIF(q=01)THENf1=1;f2=0;q=q+1;ELSIF(q=11)T
7、HENf1=0;f2=1;q=00;ELSEf1=0;f2=1;q=q+1;ENDIF;ENDIF;ENDPROCESS; p2:PROCESS(clk,x) 如此完成对基带信号x的调制 BEGIN IF(clkevent AND clk=1)THEN IF q(0)=1THEN IF x=1THEN y=f1; x为1时输出y为f1 ELSE y=f2; x为0时输出y为f2 END IF； END IF; END IF; END PROCESS; END behav;5.3.3 调制部分仿真结果仿真波形为：5.4 二进制相位键控解调部分 5.4.1 PSK解调的建模框图5.4.2 VHDL
8、程序实现PSK解调的VHDL源程序如下：LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_arith.ALL;USEieee.std_logic_unsigned.ALL;ENTITYdpskISPORT(clk:INstd_logic;系统时钟start:INstd_logic;同步信号x:INstd_logic;调制信号y:OUTstd_logic);基带信号ENDdpsk;ARCHITECTURE behav OF dpsk ISSIGNAL q:integer range 0 to 3; BEGIN PROCESS(clk
9、) 如此完成PSK调制信号的解调 BEGIN IF(clkevent AND clk=1)THEN IF start=0 THEN q=0;ELSIF q=0 THEN q=q+1; q=0时，根据x的电平来判决 IF x=1 THEN y=1; ELSE y=0; END IF; ELSIF q=3 THEN q=0; ELSE q=q+1; END IF; END IF; END PROCESS; END behav;5.4.3 调制部分仿真 结果仿真波形为：六.总结 经过为期十二周的对于EDA的学习，初步了解了硬件描述语言的特点，进一步学习了VHDL的编程以及大致设计流程，领会了自上而下的编程方式，这对于今后关于硬件的学习都是受益匪浅的。The End 谢 谢 大 家！
