《2022年可编程逻辑知识体系总结》由会员分享，可在线阅读，更多相关《2022年可编程逻辑知识体系总结（6页珍藏版）》请在金锄头文库上搜索。
1、学习好资料欢迎下载第 1 章1 EDA 技术内容是什？2 EDA 技术优点3 比较电子系统传统设计方法和采用EDA 技术的设计方法区别4 CPLD 和 FPGA 的区别？各组成部分，特点5 如何选用 CPLD 和 FPGA 7 类产品+ 3 阶段+ 4 种分类+ 2 典型 pld 1 专用集成电路 (ASICApplication Specific Integrated Circuit)是指专门为某一应用领域或为专门用户需要而设计、 制造的 LSI 或 VLSI 电路,它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。数字 ASIC 又分为全定制和半定制两种。全定制 ASIC
2、芯片的各层 (掩膜)都是按特定电路功能专门制造的。 设计人员从晶体管的版图尺寸、位置和互连线开始设计,以达到芯片面积利用率高、速度快、功耗低的最优性能 ,但其设计制作费用高 ,周期长 ,因此只适用于批量较大的产品。半定制是一种约束性设计方式。 约束的主要目的是简化设计、 缩短设计周期和提高芯片成品率。半定制 ASIC 主要有门阵列、标准单元和可编程逻辑器件三种。门阵列 (Gate Array)是一种预先制造好的硅阵列(称母片 ),内部包括几种基本逻辑门、触发器等 ,芯片中留有一定的连线区。用户根据所需要的功能设计电路,确定连线方式 ,然后再交生产厂家布线。标准单元 (Standard Cell
3、)是厂家将预先配置好、经过测试,具有一定功能的逻辑块作为标准单元存储在数据库中,设计人员在电路设计完成之后,利用 CAD 工具在版图一级完成与电路一一对应的最终设计。2 PLD 是厂家作为一种通用型器件生产的半定制电路, 用户可以通过对器件编程使之实现所需要的逻辑功能。3 PLD 分类1) 集成密度上可分为低密度可编程逻辑器件(LDPLD) 和高密度可编程逻辑器件(HDPLD)两类。LDPLD 主要指早期发展起来的PLD,它包括 PROM、PLA、PAL 和 GAL 四种,其集成密度一般小于700 门/片。HDPLD 包括 EPLD、CPLD 和 FPGA 三种,其集成密度大于 700 门/片
4、。2) 可编程逻辑器件的编程方式分为两类: 一类一次性编程 (One Time Programmable, 称 OTP)器件; 另一类可多次编程器件。3) 根据各种可编程元件的结构及编程方式, PLD 分为四类 : 采用一次性编程的熔丝 (Fuse) 或反熔丝 (Antifuse)元件的可编程器件。一次采用紫外线擦除、电可编程元件,即采用 EPROM、UVCMOS 工艺结构的可编程器件。数十次采用电擦除、电可编程元件。其中一种是E2PROM,即采用 E2CMOS工艺结构的可编程器件;另一种是采用快闪存储单元(Flash Memory)结构的可编精选学习资料 - - - - - - - - -
5、名师归纳总结 - - - - - - -第 1 页，共 6 页学习好资料欢迎下载程器件。上千次CPLD 基于静态存储器 SRAM 结构的编程器件。上万次FPGA 4) 按结构特点分类目前常用的可编程逻辑器件都是从与或阵列和门阵列发展起来的，所以可以从结构上将其分为两大类: 阵列型 PLD。现场可编程门阵列FPGA。阵列型 PLD 的基本结构由与阵列和或阵列组成。简单PLD(PROM、PLA、PAL 和 GAL) 、EPLD 和 CPLD 都属于阵列型 PLD。FPGA 具有门阵列的结构形式，它是由许多可编程逻辑单元(或称逻辑功能块 )排成阵列组成的，这些逻辑单元的结构和与或阵列的结构不同，所以
6、也将 FPGA 称为单元型 PLD。4 编程方式的原理采用一次性编程的熔丝 (Fuse)或反熔丝 (Antifuse)元件的可编程器件。一次采用紫外线擦除、 电可编程元件 ,即采用 EPROM、UVCMOS 工艺结构的可编程器件。数十次采用电擦除、电可编程元件。其中一种是E2PROM,即采用 E2CMOS 工艺结构的可编程器件;另一种是采用快闪存储单元(Flash Memory)结构的可编程器件。上千次CPLD 基于静态存储器 SRAM 结构的编程器件。上万次FPGA 5 简单 PLD 的基本结构1） PLD 缓冲器2） 与门表示法和或门表示法3） 三态门，是指逻辑门的输出除有高、低电平两种状
7、态外，还有第三种状态高阻状态的门电路, 高阻态相当于 隔断状态 。 三态门都有一个 EN 控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态门。4） 四种 PLD 电路的结构特点精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 6 页学习好资料欢迎下载6 PAL GAL 的输出电路模式1）PAL： a 异步 I/O 输出结构b 寄存器输出结构2) GAL 的可编程输出结构称为输出逻辑宏单元7 EPLD CPLD 的基本结构1) 含三种结构：可编程逻辑宏单元；可编程I/O 单元；可编程内部连线。2) 逻辑宏单元内部主要包括与
8、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。可编程逻辑宏单元的特点：多触发器结构和 “ 隐埋” 触发器结构。乘积项共享结构。异步时钟和时钟选择。3) 可编程连线阵列作用 在各逻辑宏单元之间提供互连网络 逻辑宏单元和 I/O 单元之间提供互连网络。8 FPGA 的分类1) 按逻辑功能块的大小分类可编程逻辑块是 FPGA 的基本逻辑构造单元。 按照逻辑功能块的大小不同，可将 FPGA 分为1） 细粒度结构2） 粗粒度结构两类。2) 按互连结构分类根据 FPGA 内部的连线结构不同，可将其分为分段互连型和连续互连型两类。分段互连型 FPGA 中有不同长度的多种金属线，各
9、金属线段之间通过开关矩阵或反熔丝编程连接。连续互连型 FPGA 是利用相同长度的金属线，通常是贯穿于整个芯片的长线来实现逻辑功能块之间的互连，连接与距离远近无关。3) 按编程特性分类根据采用的开关元件的不同， FPGA 可分为一次编程型和可重复编程型两类。9 FPGA 基本结构FPGA 一般由三种可编程电路和一个用于存放编程数据的静态存储器SRAM 组成。3+1 这三种可编程电路是： 可编程逻辑块 (CLBConfigurable Logic Block),输入/输出模块 (IOBI/O Block) 和互连资源 (IRInterconnect Resource) 。CLB 是实现逻辑功能的基
10、本单元，它们通常规则地排列成一个阵列，散布于整个芯片；精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 6 页学习好资料欢迎下载1)CLB 是 FPGA 的主要组成部分。主要由逻辑函数发生器、触发器、数据选择器等电路组成。2)IOB 提供了器件引脚和内部逻辑阵列之间的连接。它主要由输入触发器、输入缓冲器和输出触发 /锁存器、输出缓冲器组成。每个 IOB 控制一个引脚，它们可被配置为输入、输出或双向I/O 功能。3)可编程互连资源 (IR)可以将 FPGA 内部的 CLB 和 CLB 之间、 CLB 和 IOB之间连接起来，构成各种具有复杂
11、功能的系统。IR 主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。XC4000 系列采用分段互连资源结构，片内连线按相对长度分单长度线、双长度线和长线 三种。10CPLD 和 FPGA 的区别？如何选用 CPLD 和 FPGA？（1）区别见幻灯片。（2）CPLD 选用1）适用于控制密集型系统?2）中小规模系统（ 1000-数百万门），密度不是很的高器件（3）FPGA 选用1）适用于数据密集型系统?2）大规模系统设计（ 5000-数百万门），密度高器件?3）SOC （片上系统） 设计，集成度大， FPGA 包含 PLD、专用 RAM 、CPU(微处理器 )，符
12、合 SOC 设计要求，可直接用于SOC 设计?4）ASIC 设计、仿真，ASIC 复杂、集成度大，适合用 FPGA 设计，并可仿真验证，缩短开发周期?5）注意：需外增一片专用的ROM 长期存储编程数据，加电时向SRAM配置数据（SRAM 型的）11 a 电子设计自动化 (EDA-Electronics Design Automation)技术是以计算机科学和微电子技术发展为先导,汇集了计算机图形学、拓朴逻辑学、微电子工艺与结构CLB可 编程开 关矩阵可 编程输 入/ 输出模块互 连资源可 编程逻 辑模块CLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLBCLB精
13、选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 6 页学习好资料欢迎下载学和计算数学等多种计算机应用学科最新成果的先进技术,它是在先进的计算机工作平台上开发出来的一整套电子系统设计的软件工具。b 三个阶段：1）CAD 阶段 计算机辅助设计2）CAE 阶段(20 世纪 80 年代初期 20 世纪 90年代初期 ) 计算机辅助分析3）EDA 阶段EDA 代表了当今 电子设计技术 的最新发展方向，它的基本特征是：设计人员按照 “ 自顶向下 ” 的设计方法， 对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现
14、。12 比较电子系统传统设计方法和采用EDA 技术的设计方法区别1）“ 自顶向下 ” 的设计方法。传统设计方法基本思路还是选用标准集成电路“ 自底向上 ” 地构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、 成本高而且容易出错。高层次设计是一种 “ 自顶向下 ” 的全新设计方法， 这种设计方法首先从系统设计人手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、 纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网络表 ，其对应的物理实现级可以是印刷电路板或专用集成电路。 由于设计的主要 仿真和调试过程
15、是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免工作的浪费， 又减少了逻辑功能仿真的工作量，提高了设计的一次成功率。2）ASIC 设计现代电子产品的复杂度日益提高， 一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这一问题的有效方法就是采用ASIC 芯片进行设计。 ASIC 按照设计方法的不同可分为全定制ASIC、半定制 ASC。传统设计方法电路板核心EDA 技术pld 芯片 核心+电路板系统3）测试传统设计方法后EDA 技术前后功能、时序第 2 章1 可编程逻辑器件的设计流程每一步流程作用。2 ISP含义和方法，优点3 边界扫描技术含义
16、和优点精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 6 页学习好资料欢迎下载第 3 章1 MAX7000 系列器件结构，每一模块的结构，作用和互联。2 FLEX10K 器件结构，每一模块的结构，作用和互联。3 APEX 系列器件结构，每一模块的结构，作用和互联。4 cyclone stratix 器件组成复习方法：1 阅读教材，重点掌握书中的概念、分类，器件的结构、特点、性能，学会选用。2 1 个体系： 4 个 1 器件语言软件工具试验箱3 思想： 用软件+硬件开发一整套电子系统。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 6 页
