《数电ch2门电路与组合逻辑电路》由会员分享，可在线阅读，更多相关《数电ch2门电路与组合逻辑电路（57页珍藏版）》请在金锄头文库上搜索。
1、第第第第2 2章章章章 逻辑门电路逻辑门电路逻辑门电路逻辑门电路 2.1 2.1 分立元件门电路分立元件门电路2.22.2 集成逻辑门电路集成逻辑门电路2.3 2.3 组合逻辑电路的分析组合逻辑电路的分析方法方法2.4 2.4 组合逻辑电的设计方法组合逻辑电的设计方法5V2V0V0.8VVHVL概述概述1 1、高电平、低电平、高电平、低电平低低电平电平高高电平电平3.4V0.2V2 2、逻辑赋值、逻辑赋值V VH H-1-1V VL L-0-0正正逻辑体系逻辑体系V VH H-0-0V VL L-1-1负逻辑体系负逻辑体系3、高低电平获取方法、高低电平获取方法+5V5VVH1+5V0VVL04
2、、半导体器件的开关特性、半导体器件的开关特性理想开关理想开关开关打开时：漏电流为零开关打开时：漏电流为零开关闭合时：导通电压为零，导通电阻为零开关闭合时：导通电压为零，导通电阻为零I=0U=0，R=0开关动作在瞬时完成开关动作在瞬时完成机械开关机械开关电子开关电子开关1 1）二极管的开关特性二极管的开关特性二极管的开关特性二极管的开关特性+5V+Vi-D+Vo-R1 1、 二极管导通：二极管导通：V Vi i=0V=0V时时，D D正正向向导导通通，Vo=0.7VVo=0.7V，相相当当于于开开关闭合。关闭合。2 2、 二极管截止：二极管截止：V Vi i=5V=5V时时，D D反反向向截截止
3、止，Vo=5VVo=5V，相相当当于开关打开。于开关打开。4、半导体器件的开关特性、半导体器件的开关特性2）三极管的开关特性三极管的开关特性1)三极管截止三极管截止Vi=0V时时 ,T截截 止止 ,IB=0， IC0，VCEVcc，Vo=5V,三极管三极管CE间相当于断开的开关。间相当于断开的开关。+5VRcRbT+Vi-+Vo-IBIC2)三极管饱和导通三极管饱和导通Vi=ViH时时,IB=(Vi-0.7)/Rb,ICSVcc/Rc,IBS=ICS/，当当IBIBS时时,三极管饱和导通三极管饱和导通VCE=VCES=0.2V，Vo=0.2V，三极管三极管CE间相当于闭合的开关。间相当于闭合的
4、开关。3）MOS管的开关特性管的开关特性+VDDRDRGT+Vi-+Vo-IGID1）MOS管截止管截止Vi=0V时时：VGSVGS(th)，MOS管工作在截止区，管工作在截止区，ID=0，MOS管管 DS间间 相相 当当 于于 断断 开开 的的 开开 关关 Vo=VDD2）MOS管导通管导通Vi=VDD时时：VGSVGS(th)，VGDVGS(th)，MOS管管工工作作于于可可变变电阻区，电阻区，RON1K，MOS管管 DS间间 相相 当当 于于 闭闭 合合 的的 开开 关关 Vo0V分立元件门电路分立元件门电路V VA AV VB BV VY Y0V0V0V0V0V0V3V3V3V3V0V
5、0V3V3V3V3VA A B BY Y0 00 00 00 01 10 01 10 00 01 11 11 10.7V0.7V0.7V3.7V一、二极管与门一、二极管与门二、二极管或门二、二极管或门V VA AV VB BV VY Y0V0V0V0V0V0V3V3V3V3V0V0V3V3V3V3VA AB BY Y0 00 00 00 01 11 11 10 01 11 11 11 10V2.3V2.3V2.3V三、三极管非门三、三极管非门ViViVoVo0V0VV VCCCCV VCCCC0.2V0.2VA AY Y0 01 11 10 01.1.体积大、工作不可靠。体积大、工作不可靠。体
6、积大、工作不可靠。体积大、工作不可靠。2.2.需要不同电源。需要不同电源。需要不同电源。需要不同电源。3.3.各种门的输入、输出电平不匹配。各种门的输入、输出电平不匹配。各种门的输入、输出电平不匹配。各种门的输入、输出电平不匹配。分立元件门电路的缺点分立元件门电路的缺点集成电路集成电路1961196119611961年美国德克萨斯仪器公司率先制作了第一块年美国德克萨斯仪器公司率先制作了第一块年美国德克萨斯仪器公司率先制作了第一块年美国德克萨斯仪器公司率先制作了第一块集成电路集成电路集成电路集成电路IC(Integrated Circuit)IC(Integrated Circuit)IC(In
7、tegrated Circuit)IC(Integrated Circuit)集成电路具有体积小、可靠性高、速度快、而且集成电路具有体积小、可靠性高、速度快、而且集成电路具有体积小、可靠性高、速度快、而且集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点价格便宜的特点价格便宜的特点价格便宜的特点TTLTTLTTLTTL型电路：输入和输出端结构都采用了半导体型电路：输入和输出端结构都采用了半导体型电路：输入和输出端结构都采用了半导体型电路：输入和输出端结构都采用了半导体晶体管，称之为晶体管，称之为晶体管，称之为晶体管，称之为: : : : Transistor Transistor Tra
8、nsistor Transistor Transistor Logic Transistor Logic Transistor Logic Transistor Logic。2.2 2.2 集成逻辑门电路集成逻辑门电路按集成度高低可分为按集成度高低可分为:双极型双极型,如如TTL门电路门电路中规模集成电路中规模集成电路(MSI):几百个几百个大规模集成电路大规模集成电路(LSI):几千个几千个超大规模集成电路超大规模集成电路(VLSI):一万个以上一万个以上按导电类型可分为按导电类型可分为:小规模集成电路小规模集成电路(SSI):100个以下个以下MOS型型,如如CMOS门电路门电路2.2.1
9、TTL逻辑门电路逻辑门电路TTLTTL（晶体管（晶体管（晶体管（晶体管晶体管逻辑）门电路只制成单片集成电路。晶体管逻辑）门电路只制成单片集成电路。晶体管逻辑）门电路只制成单片集成电路。晶体管逻辑）门电路只制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出输入级由多发射极晶体管构成，输出级由推挽电路（功率输出输入级由多发射极晶体管构成，输出级由推挽电路（功率输出输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。普通电路）构成。普通电路）构成。普通电路）构成。普通TTLTTL与非门如下图所示。与非门如下图所示。与非门如下图所示。与非门如下图所示。逻辑关系：逻辑
10、关系：逻辑关系：逻辑关系：一、一、一、一、 TTLTTL与非门与非门与非门与非门1.电路结构电路结构电路结构电路结构+5VYR4R2R14kT2R3T4T1T5b1c11k 1.6k 130 AD2D3D1B图形符号：图形符号：图形符号：图形符号：输出级输出级输入级输入级倒相级倒相级输入级输入级倒相级倒相级 输出级输出级0.3V3.4V1 1、当输入、当输入、当输入、当输入A A为低电平为低电平为低电平为低电平V VILIL=0.3V=0.3V时，时，时，时，T T1 1导通，导通后导通，导通后导通，导通后导通，导通后V Vb1b1=1.0V=1.0V，因此因此因此因此T T2 2截止，截止，
11、截止，截止，V Vc2c2为高为高为高为高电平，电平，电平，电平，V Ve2e2为低电平，从而为低电平，从而为低电平，从而为低电平，从而T T4 4导通，导通，导通，导通，T T5 5截止，输出为高电平截止，输出为高电平截止，输出为高电平截止，输出为高电平V VOHOH= =5 5VVD3D3-V-VBE4BE4-V-VR2R2 3.6V3.6V。RL+5VYR4R2R14kT2R3T4T1T5b1c11k 1.6k 130 AD2D3D1B2TTL2TTL与非门电路的工作原理与非门电路的工作原理与非门电路的工作原理与非门电路的工作原理接入负载后，由于接入负载后，由于T5的截止，有电流从的截止
12、，有电流从Vcc经经R4流向每个负载门，这流向每个负载门，这种电流称为拉电流。种电流称为拉电流。输入级倒相级 输入级0.2V3.4V2 2、当输入、当输入、当输入、当输入A A和和和和B B全为全为全为全为1 1（高电平（高电平（高电平（高电平V VIHIH=3.6V=3.6V时），不考虑时），不考虑时），不考虑时），不考虑T T2 2的存在，则的存在，则的存在，则的存在，则Vb1=4.3V,Vb1=4.3V,则则则则 T2T2.T T5 5导通，使导通，使导通，使导通，使T1T1的的的的V Vb1b1=2.1V=2.1V，因而致使，因而致使，因而致使，因而致使T1T1截止，而截止，而截止，而
13、截止，而T2T2通过电通过电通过电通过电源、源、源、源、R1R1和和和和T1T1的集电结获得足够大的基极电流而达到饱和。的集电结获得足够大的基极电流而达到饱和。的集电结获得足够大的基极电流而达到饱和。的集电结获得足够大的基极电流而达到饱和。T2T2发射极电阻上压发射极电阻上压发射极电阻上压发射极电阻上压降使降使降使降使T5T5饱和，所以输出电位饱和，所以输出电位饱和，所以输出电位饱和，所以输出电位VyVy=0.3V,=0.3V,即输出即输出即输出即输出0 0电平。电平。电平。电平。+5VYR4R2R14kT2R3T4T1T5b1c11k 1.6k 130 AD2D3D1BT4和和D3截止，接入
14、负载后，截止，接入负载后，T5的集电极电流全部由外接负载门灌入，这的集电极电流全部由外接负载门灌入，这种电流称为灌电流。种电流称为灌电流。 标准标准标准标准TTLTTL与非门与非门与非门与非门图形符号图形符号逻辑关系：逻辑关系：逻辑关系：逻辑关系：在工程实践中，有时需要将几个门的输出端并联使用，以实现在工程实践中，有时需要将几个门的输出端并联使用，以实现在工程实践中，有时需要将几个门的输出端并联使用，以实现在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为与逻辑，称为与逻辑，称为与逻辑，称为线与线与线与线与。普通的普通的普通的普通的TTLTTL门电路不能进行门电路不能进行门电路
15、不能进行门电路不能进行线与线与线与线与。1集电极开路门（集电极开路门（OC门）门）二、其他类型的二、其他类型的TTL门门OC门主要有以下几方面的应用门主要有以下几方面的应用：（2 2）实现电平转换）实现电平转换如图示如图示，可使输出高电平变为可使输出高电平变为1010V V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。 （1 1）实现线与逻辑功能实现线与逻辑功能（1 1 1 1）三态输出门的结构及工作原理）三态输出门的结构及工作原理）三态输出门的结构及工作原理）三态输出门的结构及工作原理2 2三态输出门三态输出门当当EN=1时时，G输输出
16、出为为0，T4、T3都都截截止止。这这时时从从输输出出端端L看看进去，呈现高阻，称为高阻态，或禁止态。进去，呈现高阻，称为高阻态，或禁止态。当当EN=0=0时时，G输输出出为为1 1，D1 1截截止止，相相当当于于一一个个正正常常的的二二输入端与非门，称为正常工作状态。输入端与非门，称为正常工作状态。使能端低电平有效使能端低电平有效使能端高电平有效使能端高电平有效三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（b）组组成成双双向向总总线线，实实现现信号的分时双向传送。信号的分时双向
17、传送。（2 2）三态门的应用）三态门的应用（a）组成单向总线，实现组成单向总线，实现信号的分时单向传送信号的分时单向传送. .1）电压传输特性）电压传输特性1AY0V5V3.02.01.00.51.01.5VI/VVO/V0ACD EB当输入VIVI0.7V时，T5截止T4导通，但T2导通放大，输出VO线性下降当输入为1.4V左右时，T5、T2导通，但T4截止，输出VO急剧下降为低电平。当输入继续升高，T5、T2导通，T4截止，输出VO为低电平不再变化。三、三、TTL门电路的特性参数门电路的特性参数TTL与非门接成非门时输出电压与非门接成非门时输出电压V0与输入电压与输入电压VI之间的关系。之
18、间的关系。2 2）输入端噪声容限）输入端噪声容限）输入端噪声容限）输入端噪声容限3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY20110VOH（MIN）5V2.4VVIH（MIN）5V2.0V如果遇到噪声信号（干扰）就会使得输如果遇到噪声信号（干扰）就会使得输入信号波动而上升或下降；由于输入高电平入信号波动而上升或下降；由于输入高电平1不能下降到不能下降到VIH（MIN
19、）以下，所以输入高电以下，所以输入高电平对噪声信号的干扰是有一定的容忍限度的，平对噪声信号的干扰是有一定的容忍限度的，称为高电平噪声容限。称为高电平噪声容限。高电平噪声容限高电平噪声容限VNH为：为：VNH=VOH（MIN）VIH（MIN）例如：例如：VNH=2.4V-2.0V=0.4V0VVIL（MAX）0.8V3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY21001VOL(MAX)0.4V0VVIL(MAX)0.8V0V如果遇到噪声信号（干扰）就会使得输如果遇到噪声信号（干扰）就会使得输入信号
20、波动而上升或下降；同样由于输入低入信号波动而上升或下降；同样由于输入低电平电平0不能升高到不能升高到VIL（MAX）以上，所以输以上，所以输入低电平对噪声信号的干扰是有一定的容忍入低电平对噪声信号的干扰是有一定的容忍限度的，称为低电平噪声容限。限度的，称为低电平噪声容限。低电平噪声容限低电平噪声容限VNL为：为：VNL=VIL（MAX）VOL（MAX）例如：例如：VNL=0.8V-0.4V=0.4V2.0VVIH（MIN）5V3 3）输入电流与输出电流）输入电流与输出电流）输入电流与输出电流）输入电流与输出电流4 4）扇出系数）扇出系数）扇出系数）扇出系数逻辑门的负载能力用扇出系数来表示。扇出
21、系数逻辑门的负载能力用扇出系数来表示。扇出系数N0指一个门电路能驱指一个门电路能驱动同类门的最大数目。动同类门的最大数目。5 5）传输延迟时间）传输延迟时间）传输延迟时间）传输延迟时间t tpdpd四、四、TTL集成逻辑门电路系列产品集成逻辑门电路系列产品7474系列、系列、系列、系列、74H74H系列、系列、系列、系列、74S74S系列、系列、系列、系列、74LS74LS系列、系列、系列、系列、74AS74AS系列、系列、系列、系列、74ALS74ALS系列：系列：系列：系列： 其中其中其中其中74H74H为高速系列，为高速系列，为高速系列，为高速系列， 74S74S为肖特基系列，均为高速系
22、列，为肖特基系列，均为高速系列，为肖特基系列，均为高速系列，为肖特基系列，均为高速系列， 74LS74LS低功耗肖特基系列综合性能较好，低功耗肖特基系列综合性能较好，低功耗肖特基系列综合性能较好，低功耗肖特基系列综合性能较好， 74AS74AS系列、系列、系列、系列、 74ALS74ALS系列为系列为系列为系列为74LS74LS系列的改进，前者功耗略大，后者功耗系列的改进，前者功耗略大，后者功耗系列的改进，前者功耗略大，后者功耗系列的改进，前者功耗略大，后者功耗最小。最小。最小。最小。5454系列与系列与系列与系列与7474系列具有完全相同的电路结构和电气特性，但系列具有完全相同的电路结构和电
23、气特性，但系列具有完全相同的电路结构和电气特性，但系列具有完全相同的电路结构和电气特性，但5454系列对温度和电源的要求更宽松。系列对温度和电源的要求更宽松。系列对温度和电源的要求更宽松。系列对温度和电源的要求更宽松。74LS3774LS37、74LS5474LS54、74LS8674LS86、74LS13874LS138等等等等 逻辑关系：逻辑关系：逻辑关系：逻辑关系：（设（设（设（设V VDDDD（V VTNTN+|+|+|+|V VTPTP| | | |），且），且），且），且V VTNTN=|=|=|=|V VTPTP| | | |）（1 1 1 1）当）当）当）当V Vi i=0=0
24、=0=0V V时，时，时，时，T T2 2截止，截止，截止，截止，T T1 1导通。输出导通。输出导通。输出导通。输出V VOOV VDDDD。（2 2 2 2）当）当）当）当V Vi i= = = =V VDDDD时，时，时，时，T T2 2导通，导通，导通，导通，T T1 1截止，输出截止，输出截止，输出截止，输出V VOO0000V V。一一、CMOS反相器（非门）反相器（非门）CMOS逻辑门电路是由逻辑门电路是由N沟道沟道MOSFET(T2)和和P沟道沟道MOSFET(T1)互补而成。互补而成。2.2.2CMOS逻辑门逻辑门工作原理：（设两管的开启电压工作原理：（设两管的开启电压工作原
25、理：（设两管的开启电压工作原理：（设两管的开启电压V VTNTN=|=|=|=|V VTPTP| | | |）（1 1 1 1）当当当当C C接接接接高高高高电电电电平平平平V VDDDD，C C C C 接接接接低低低低电电电电平平平平0 0 0 0V V时时时时，若若若若V Vi i在在在在0 0 0 0V VV VDDDD的的的的范范范范围围围围变变变变化化化化，至至至至少少少少有有有有一一一一管管管管导导导导通通通通，相相相相当当当当于于于于一一一一闭闭闭闭合合合合开开开开关关关关，将将将将输输输输入入入入传传传传到到到到输出，即输出，即输出，即输出，即V Vo o= = = =V V
26、i i。（2 2 2 2）当当当当C C接接接接低低低低电电电电平平平平0 0 0 0V V，C C C C 接接接接高高高高电电电电平平平平V VDDDD，V Vi i在在在在0 0 0 0V VV VDDDD的的的的范范范范围围围围变变变变化时，化时，化时，化时，T TN N和和和和T TP P都截止，输出呈高阻状态，都截止，输出呈高阻状态，都截止，输出呈高阻状态，都截止，输出呈高阻状态，相当于开关断开相当于开关断开相当于开关断开相当于开关断开。CMOSCMOS双向模拟开关双向模拟开关双向模拟开关双向模拟开关CC4016CC4016二、其他类型的二、其他类型的二、其他类型的二、其他类型的C
27、MOSCMOS传输门传输门传输门传输门三、三、CMOS逻辑门电路主要参数的特点逻辑门电路主要参数的特点（1 1 1 1）V VOHOH（minmin）=0.9=0.9=0.9=0.9V VDDDD； V VOLOL（maxmax）=0.01=0.01=0.01=0.01V VDDDD。所以所以所以所以CMOSCMOS门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。门电路的逻辑摆幅（即高低电平之差）较大。（2 2 2 2）阈值电压）阈值电压）阈值电压）阈值电压V Vthth约为约为约为约为V VDDDD/2/2/2/2。（3
28、 3 3 3）CMOSCMOS非门的关门电平非门的关门电平非门的关门电平非门的关门电平V VOFFOFF为为为为0.450.450.450.45V VDDDD，开门电平开门电平开门电平开门电平V VONON为为为为0.550.550.550.55V VDDDD。因此，其高、低电平噪声容限均达因此，其高、低电平噪声容限均达因此，其高、低电平噪声容限均达因此，其高、低电平噪声容限均达0.450.450.450.45V VDDDD。（4 4 4 4）CMOSCMOS电路的功耗很小，一般小于电路的功耗很小，一般小于电路的功耗很小，一般小于电路的功耗很小，一般小于1 1 mWmW/ /门；门；门；门；（
29、5 5 5 5）因）因）因）因CMOSCMOS电路有极高的输入阻抗，故其扇出系数很电路有极高的输入阻抗，故其扇出系数很电路有极高的输入阻抗，故其扇出系数很电路有极高的输入阻抗，故其扇出系数很大，可达大，可达大，可达大，可达50505050。 CMOSCMOS门电路举例门电路举例门电路举例门电路举例CMOSCMOS非门电路非门电路非门电路非门电路CMOSCMOS与非门与非门与非门与非门CMOSCMOS或非门或非门或非门或非门工作原理工作原理工作原理工作原理A A为高电平，为高电平，为高电平，为高电平，T T1 1截截截截止止止止T T2 2导通，导通，导通，导通，L L为低电为低电为低电为低电平
30、，符合非逻辑关平，符合非逻辑关平，符合非逻辑关平，符合非逻辑关系。系。系。系。工作原理工作原理工作原理工作原理 A A、 B B同为高电平同为高电平同为高电平同为高电平时时时时T T11、T T2 2截止，截止，截止，截止， T T33、T T4 4导通，导通，导通，导通，L L为低电为低电为低电为低电平，符合与非逻辑关平，符合与非逻辑关平，符合与非逻辑关平，符合与非逻辑关系。反之亦然。系。反之亦然。系。反之亦然。系。反之亦然。工作原理工作原理工作原理工作原理请自行分析请自行分析请自行分析请自行分析2-22.3组合逻辑电路的分析方法组合逻辑电路的分析方法根据逻辑功能的不同特点，常把数字电路分成
31、根据逻辑功能的不同特点，常把数字电路分成根据逻辑功能的不同特点，常把数字电路分成根据逻辑功能的不同特点，常把数字电路分成组合逻辑电路（简称组合电路）组合逻辑电路（简称组合电路）组合逻辑电路（简称组合电路）组合逻辑电路（简称组合电路）和和和和时序逻辑电路（简称时序电路）时序逻辑电路（简称时序电路）时序逻辑电路（简称时序电路）时序逻辑电路（简称时序电路）两大类。两大类。两大类。两大类。 组合电路逻辑功能表示方法：组合电路逻辑功能表示方法：组合电路逻辑功能表示方法：组合电路逻辑功能表示方法：通常有逻辑函数表达式、真值表（或功能表）、逻辑图、通常有逻辑函数表达式、真值表（或功能表）、逻辑图、通常有逻辑
32、函数表达式、真值表（或功能表）、逻辑图、通常有逻辑函数表达式、真值表（或功能表）、逻辑图、卡诺图、波形图卡诺图、波形图卡诺图、波形图卡诺图、波形图等五种。等五种。等五种。等五种。特点特点:电路任意时刻的输出信号仅取决于该时刻的输入电路任意时刻的输出信号仅取决于该时刻的输入信号，与输入信号作用前电路的状态无关。信号，与输入信号作用前电路的状态无关。输入逻输入逻辑变量辑变量组合逻辑电路组合逻辑电路X1XnY1Y2YmX2输出逻输出逻辑变量辑变量Y1=f1(x1,x2xn)Y2=f2(x1,x2xn).Ym=fm(x1,x2xn)逻辑功能的描述逻辑功能的描述2.3.1 2.3.1 组合逻辑电路功能的
33、描述组合逻辑电路功能的描述组合逻辑电路功能的描述组合逻辑电路功能的描述向量形式向量形式Y=FX(tn)2.3.2组合逻辑电路的分析方法组合逻辑电路的分析方法通过分析找出电路通过分析找出电路的逻辑功能的逻辑功能已知逻辑电路已知逻辑电路列出真值表列出真值表或功能表或功能表适当的化简适当的化简与变换与变换写出逻辑表达式写出逻辑表达式分析其逻辑功能分析其逻辑功能例例1：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的功能：=1=1ABCY2.2.列真值表列真值表A B CA B CY Y0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 1
34、1 0 11 1 01 1 01 1 11 1 13.3.分析逻辑功能分析逻辑功能奇偶校验器：奇偶校验器：A、B、C中有中有奇数奇数个个“1”，输，输出为出为“1”；A、B、C中有中有偶数偶数个个“1”，输，输出为出为“0”；01101001例例2 2：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量借助中间变量P。（2 2）化简与变换：化简与变换：化简与变换：化简与变换： （3）由表达式列出真值表。由表达式列出真值表。（4）分析逻辑功能分析逻辑功
35、能 ： 当当A、B、C三三个个变变量量不不一一致致时时，电电路路输输出出为为“1”，所所以以这这个个电电路路称称为为“不不一一致致电电路路”。例例3：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的功能1&1YA1A0D0D1D2D3111Y YA A1 1 A A0 010000001010011D0D1D2D3四选一数据选择器四选一数据选择器YA1A0D0D1D2D3数据输出端数据输出端地址输入端地址输入端数据输入端数据输入端选通端选通端(使能端、使能端、控制端控制端)：低电平：低电平有效有效2.4组合逻辑电路的设计方法组合逻辑电路的设计方法按照给定具体的逻辑问题设计出最按照给定具体
36、的逻辑问题设计出最简单的逻辑电路简单的逻辑电路逻辑抽象逻辑抽象适当的化简适当的化简与变换与变换写出逻辑写出逻辑表达式表达式列出真值表列出真值表或功能表或功能表选择合适的选择合适的器件实现器件实现画画出其出其电电路图路图1、确定输入、输出逻辑变量的个数、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义、确定输入、输出逻辑变量的含义3、根据逻辑关系列出、根据逻辑关系列出真值表或功能表真值表或功能表1、SSI的设计的设计2、MSI的设计的设计3、PLD的设计的设计例例1：试设计一个多数表决电路（三人表决电路）：试设计一个多数表决电路（三人表决电路）输入逻辑变量输入逻辑变量A、B、C1：同
37、意同意0：不同意不同意输出逻辑变量输出逻辑变量Y：1：通过通过0：不通过：不通过1、逻辑抽象、逻辑抽象A AB BC CZ0 00 00 00 00 01 10 01 10 00 01 11 11 10 00 01 10 01 11 11 10 01 11 11 12、列出真值表、列出真值表3、写出逻辑表达式、写出逻辑表达式000101114、适当的化简与变换、适当的化简与变换1 11 11 10 00 01 10 00 0Z0A10001101BC1=AB+AC+BC1）SSI实现（与非门）实现（与非门）5、选择合适的器件实现，画出电路图、选择合适的器件实现，画出电路图Z=AB+AC+BC&
38、ABCZ例2：设计一个将余设计一个将余3码变换成码变换成8421BCD码的组合逻辑电路。码的组合逻辑电路。解：解：（1）根据题目要求，列出真值表）根据题目要求，列出真值表（2）用卡诺图进行化简。（注意利用无关项）用卡诺图进行化简。（注意利用无关项）（3）由逻辑表达式）由逻辑表达式 画出逻辑图。画出逻辑图。我们把门电路我们把门电路两个输入信号同时向相反逻辑两个输入信号同时向相反逻辑电平跳变电平跳变（一个从（一个从1变为变为0，另一个从，另一个从0变为变为1）的）的现象叫现象叫竞争竞争。由于竞争而在电路输出端由于竞争而在电路输出端可能产生可能产生尖峰脉冲尖峰脉冲（glitch)的现象叫的现象叫竞争
39、竞争-冒险冒险。产生产生原因原因信号存在信号存在前后沿前后沿过渡时间不一致问题；过渡时间不一致问题；门电路的门电路的tpd（传输延迟时间）不一样。传输延迟时间）不一样。2.5 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象AAA&AA+A2.5竞争竞争-冒险现象的识别冒险现象的识别结论：当逻辑表达式中的某些变量取特定值（结论：当逻辑表达式中的某些变量取特定值（0或或1），如果），如果表达式能转换为下式表达式能转换为下式则存在冒险则存在冒险检查竞争检查竞争-冒险现象的方法冒险现象的方法公式法公式法例例3.4.1(a)例例3.4.1(b)2.4.2检查竞争检查竞争-冒险现象的方法冒险现
40、象的方法卡诺图法卡诺图法例例3.4.1(a)增加冗余项，消除增加冗余项，消除卡诺图卡诺图相切边。相切边。ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC00011110013.4.2检查竞争检查竞争-冒险现象的方法冒险现象的方法卡诺图法卡诺图法P174例例3.4.1(b)ABC0001111001ABC
41、0001111001ABC0001111001ABC0001111001增加冗余项，消除增加冗余项，消除卡诺图卡诺图相切边。相切边。1)引入引入封锁脉冲封锁脉冲在输入信号发生竞争期间，封在输入信号发生竞争期间，封锁门的输出；封锁脉冲必须与输入信号的转换锁门的输出；封锁脉冲必须与输入信号的转换同步。同步。2)引入引入选通脉冲选通脉冲等电路达到新稳态后，再输等电路达到新稳态后，再输出。出。前封前封中选中选3)接入滤波电容接入滤波电容吸收和削弱窄脉冲。吸收和削弱窄脉冲。后滤后滤4)修改逻辑设计，增加修改逻辑设计，增加冗余项。冗余项。添项添项2.5.3消除竞争消除竞争-冒险现象的方法冒险现象的方法中选中选中选中选例例1：消除竞争：消除竞争-冒险的电路冒险的电路&1A&2&41B1&3前封前封 tCfCf(几十至几百皮法几十至几百皮法)后滤后滤波波形形关关系系 tBtAttt tt封锁脉冲封锁脉冲选通脉冲选通脉冲
