《数字电子时钟实验》由会员分享，可在线阅读，更多相关《数字电子时钟实验（12页珍藏版）》请在金锄头文库上搜索。
1、数字电子钟的设计一、实验目的1、学会综合运用常用电路单元设计数字系统2、学会组装调试技术3、完成数字钟的基本功能及扩展电路的设计任务二、实验要求1、设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期；2、当电路发生走时误差时，要求电路具有校时功能。3、要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。三、实验器材数字电路实验装置、74LS192,74LS00,74LS20,9013，电阻、大小电容、导线四、实验原理数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为12小时，显示满刻度为12时00分00秒，另外应有校时功能和报时
2、功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用1至12的特殊12进制计时器。译码显示电路将“
3、时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。原理框图1、振荡器振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信的频率和稳定度。所以，在实验中采用555定时器构成的多谐振荡器作为时间标准信号源。2、计数器根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。3、译码和数码显示电路译码和数码显示电路是将数字钟的计时
4、状态直观清晰地反映出来。可被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号，本实验直接使用实验装置上译码和数码显示一体的LED显示器。5、校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。5、报时电路当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分（51、53、55、57、59）秒5个时间点时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声
5、低，最后一声高，正好报整点。五、电路单元模块原理图 实现方案分别用两片74LS192构成时计数器,分计数器和秒计数器.用3片74LS192构成分频器.用555定时器构造振荡器.用6个LED来实验时钟.用若干74LS00和74LS209(与非门)构造校时电路和报时电路. 用4001(或非门) 实验步骤1、 时基电路（图1）图1秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。实验中采用555定时器构成的多谐振荡器作为时间标准信号源，3级192用于分频，其中，1HZ脉冲信号用于正常计时，2HZ脉冲信号用于校正时间，1000HZ与500HZ脉冲信号用于报时驱
6、动。（1）振荡电路振荡器是数字钟的心脏，它是产生时间标准秒信号的电路。为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用了555定时器构成的多谐振荡器，多谐振荡器的振荡频率可由以下公式估计f=1/T1/0.7（R1+2R2）C由于实验需要，设f=1KHZ，由上面的公式推算出：R1=3.1K，R2=5.6K，C=0.1F，其中R1选用电位器进行微调，以提高精度。 (2)、分频器电路由上面555定时器构成的多谐振荡器发出的信号经过分频器电路得到时间标准信号，3级192串联可实现2到1000分频，以便得到各种所需脉冲。2、 分、秒计数器（图2）图2 分、秒计数器为60进制计数器。实现此模数
7、的计数器是由两片中规模集成计数器74LS192构成。将其中一片（以下都称片1）74LS192计数器的进位输出端CO接到另一片（以下都称片2）74LS90的进位输入端CPU，如此，两片计数器最大的即可实现100进制的计数器。接下来，利用74LS9192的“反馈置零”的方法实现60进制。74LS192属于异步清零，所以计数器输出“2QD2QC2QB2QA、1QD1QC1QB1QA=0110、0000时,通过置数脉冲使计数器清零,也就是此时2QC,2QB发出置数脉冲送至清零端CR使计数器清零. 3、时计数器（图3）图3时计数器是1至12加法计数的特殊12进制计数器。实现此模数的计数器是由两片中规模集
8、成计数器74LS192构成。同分、秒计数器一样,先将两片计数器74LS192连接成100进制的加法计数器,当计数器状态为2QD2QC2QB2QA、1QD1QC1QB1QA=0001、0011时,要求计数器归1.通过2QA、1QB、1QA（即13时）送出的置数脉冲使两片计数器归1,这样就构成了12进制计数器。4、实现进位（图4）将秒计数器的60进制进位端CO连接到分计数器的CPU端,将分计数器的60进制进位端CO连接到时计数器的CPU端,即可实现秒计数器的脉冲打入分显示器,分计数器的脉冲打入时显示器.可达到进位的目的.图4五、译码显示电路本实验直接使用实验装置上译码和数码显示一体的LED显示器。
9、六、校时电路(图5) 图5 2选1校时选择器当数字钟走时出现误差时，就需要校准时间。校准的方法很多，本实验采用“快速校时法”。校时：与非门构成RS触发器用以去开关抖动，当S拨到S1时2HZ脉冲到达分、秒计数模块，参考图4，进行快速的校时，当S拨到S2时，低一级进位信号作为本级计数脉冲，进入正常的计时功能。七、报时电路（图6）图6 数字钟整点报时是最基本的功能之一。在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。整点报时电路如图6所示。整点报时电路主要由控制门电路和音响电路两部分组成。1、控制门电路部分： 由8个与非门组成。
10、由上图可以看出：当分十位为5（即QCQA=11）、分个位为9（即QDQA=11）、秒十位为5（即QCQA=11）时，秒个位为（1、3、5、7、9）时发出控制信号。数字钟电路在59分51秒、53秒、55秒、59秒时各鸣叫一次。QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分个位）QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）并根据需要，前四声为低，则接如500Hz的脉冲信号，当计数器达到59
11、分59秒时，QD1QC1QB1QA1=1001（59秒），第5次鸣叫，为高音，则接入1KHz的脉冲信号即可。2、音响电路音响电路采用射极输出器，推动8欧母的喇叭，三极管基极串接50限流电阻，是为了防止电流过大损坏喇叭。六、总电路七、调试 1、振荡器的安装和调试按图1电路在实验箱上连线。接上示波器，观察波形可知道振荡器安装是否正确。其波形如图所示：2、计数器的安装与调试按图2，图3电路在实验装置上连线。连线顺序为秒计数器，分计数器，时计数器。接好线路后，将秒计数器，分计数器，时计数器的CPU端连接至1HZ脉冲、秒计数器进位端，分计数器进位端上检验所接电路是否为正确的。3、译码显示电路的安装与调试
12、按图4电路在数字电路实验箱上连线。按已接好的脉冲调试，看看所接电路是否正确。4、校时电路的安装和调试按图3和图5所示的电路图在数字实验装置上连线。一级一级调试，看看所接电路是否正确。5、整点报时电路的安装和调试按图6在数字实验箱上连线。报时电路发出的声响是59分1秒至59分60秒之间，59分的状态是不变的。观察计数器CP信号的作用下，喇叭发出声响的情况。七、实验心得 通过一个一天半的努力，我同我的队友完成而来完成了设计，仿真的工作并在试验台上进行搭接并进行实验，实验成功。在设计过程中我们将六十进制模块、十二进制模块、校时脉冲模块、报时电路模块逐一进行仿真最后在整合在一起成总的电路进行仿真仿真成功。在实物搭接电路的时候我们仍按模块逐一测试最后搭接在一起进行实验，最后搭接成总电路的时候出现分钟和小时的没有办法正常工作我们立即进行了分析，得出应该是连接的或非门出现问题，最后检查发现或门的管教接错了经过改正后电路可以正常工作。实验成功。通过这次实验，我进一步的的学习了Multisim，并进一步的巩固了数电的知识和实验技能基本掌握了常用电子电路的一般设计方法，提高了设计能力和实验技能。八、参考文献 1. 数字电子技术基础 高等教育出版社2. 电子技术基础模拟部分（第五版） 高等教育出版社3. 数电实验指导书4. 网上资料.
