《微机原理答案.doc》由会员分享，可在线阅读，更多相关《微机原理答案.doc（34页珍藏版）》请在金锄头文库上搜索。
1、国家十一五规划教材微机原理与接口技术(第二版)思考题与习题参考答案 15第2章 思考与习题参考答案2-1简述微处理器的主要性能指标，性能公式（2-1）说明了什么？答：微处理器的主要性能指标如下表所示性能指标参数含义示例字长内部处理二进制数的位数8,16,32,64主频处理器核心工作频率100MHz,3.2GHz外频外部总线的核心频率（基准频率）33MHz,66MHz,100MHzFSB频率前端总线频率266MHz,533MHz,800MHz,1330MHz工作电压处理器核心工作电压5V，3V，1.8V，1.2V制造工艺指管子之间的最小线距0.13m,90nm,65nm,45nm地址线宽度处理器
2、外部地址线条数，决定物理地址空间2m20,32,36数据线宽度处理器外部数据线条数，决定对外访问能力8位，16位，32位，64位协处理器是否内置协处理器，性能如何X87流水线技术流水线级数5级，12级，14级，20级，31级等超标量结构多条指令流水线，含流水线级数1个,2个，3个,4个，8个L1/L2/L3 Cache一级/二级/三级高速缓存8KB,16KB,512KB,4MBSIMD单指令处理多个数据的能力MMX,SSE,SSE2,SSE3,SSSE3,SSE4核心架构处理器采用的核心架构类型P5,P6,NetBurst,Core功耗反应处理器消耗的功率功耗动态电容电压电压频率50W,25W
3、等公式（21）: 性能核心频率每个周期执行指令的条数说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因此从Cure系列开始注重提高每个周期指令执行的条数来提高性能。2-2简述微处理器的工作方式、各工作方式的含义和区别是什么?它们之间是如何切换的？答：1.五种工作方式：实地址方式、保护虚地址方式、虚拟86方式、系统管理方式以及IA-32E方式。2.含义：(1)实地址方式是指处理器工作在80
4、86/8088编程环境下的工作方式。(2)保护地址方式，又称保护虚地址方式，简称保护方式，是真正发挥处理器潜能的一种工作方式。所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺利执行。(3)虚拟86方式是指一个多任务的环境，即模拟多个8086的工作方式。在这个方式之下，处理器被模拟成多个8086微处理器同时工作。(4) 系统管理方式（SMM）是为实现特定功能及系统安全提供的一种工作方式，SMM的功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。SMM最显著的应用就是电源管理。以上四种方式是IA-32所有处理器所具有的工作方式。 (5)从后期的P
5、4到以Core为核心的处理器开始支持64位扩展技术，引入了IA-32E工作方式。在这种方式下，处理器支持两种模式即兼容的工作方式（兼容IA-32处理器的方式）和64位工作方式。在兼容模式下，允许在64位操作系统下运行原来的16位和32位应用程序，采用EM64T技术，支持64位操作，同时支持36位的地址，支持64位线性地址，默认的地址空间为64位，默认的数据宽度为32位，指令允许32/64地址和32/64数据的混合使用，因此又把 Core为核心的处理器称为32/64处理器，与真正64位处理器有区别，可称之为具有64位功能的32位处理器。3.工作方式的相互转换如下图所示。2-3 IA-32E方式兼
6、容模式和64位模式下，Cure 2 Duo系列处理器能够寻址的物理地址空间分别有多大？为什么把具有IA-32E模式的处理器称为32/64位处理器，而不直接称为64位处理器？ 答： （1）具有IA-32E工作方式处理器在兼容模式下，最大支持的32位地址空间，而在64位方式下，采用EM64T技术，支持64位操作，同时支持36位的物理地址，支持64位线性地址，默认的地址空间为64位。（2）由于具有IA-32E方式的处理器默认的数据宽度为32位，指令允许32/64地址和32/64数据的混合使用，因此又把 Core为核心的处理器称为32/64处理器，与真正64位处理器有区别，可称之为具有64位功能的32
7、位处理器。2-4 为什么要引入流水线技术？什么是超标量结构？说明从80486到Cure 2 Quard处理器所具有的指令流水线的条数、级数以及单周期可执行简单指令的条数。答：引入流水线技术目的就是提高指令的执行效率，超标量结构是指具有两条及以上指令流水线的处理器的结构。从80486到Cure 2 Quard具有的流水线级数、流水线条数及单周期执行简单指令的条数如下表所示。处理器80486PentiumPentium ProPentiumIIPentiumIIIPentium4Cure 2 DuoCure 2 Quard流水线级数5512121220(478)31(775)1414流水线个数12
8、3333(2个倍速)4244单周期执指条数123335 (122)8162-5 到目前为止，Intel基于个人计算机的微处理器有哪些核心架构，其各自的突出特点有哪些？答： Intel微处理器的核心体系结构：80X86架构（8086/8088、80286、80386和80486）、P5架构（Pentium、MMX Pentium）、P6架构（Pentium Pro、Pentium和Pentium ）、NetBurst架构（Pentium 4）和Core架构（Pentium Dual-Core、Core 2 Duo、Core 2 Quad和Core 2 Extreme等）。80X86架构基本采用C
9、ISC（复杂指令集计算机）技术，从8086/8088内部的2个独立而又相互配合工作的部件，到80286增加到4个部件，开始支持保护方式；进入32位时代，80386内部增加到6个部件，开始虚拟86方式，支持虚拟存储器和，到了80486内部增加到8个部件，开始支持影子内存，并增加了Cache部件和浮点运行部件。处理器内部并行操作的部件不断增多，主频不断提高，新技术不断融入，是不断适应新的要求发展起来的微处理器架构。8086/8088字长是16位的Intel体系结构，而80386和80486却是32位的Intel体系结构，称为IA-32。P5架构采用RISC与CISC相结合的技术，采用两条指令流水线
10、，外部数据线首次采用64条，数据Cache和指令Cache开始分离，首次采用分支指令预测功能，使效率大大提高。P6架构采用三条指令流水线，Cache扩大，并引入二级Cache，大大地加快了数据读取和命中率，提高了性能，支持多媒体扩展技术MMX。NetBurst架构首次采用快速执行引擎，使简单ALU速度加倍，采用超级流水线技术（20级，31级），先进的动态执行，创新的Cache 子系统（Trace Cache上），超标量发射以实现并行性，扩充的可重命名的硬件寄存器，支持更新的多媒体扩展指令等。Core 微架构拥有双核心、64位指令集、4发射的超标量体系结构（核心特点）和乱序执行机制等技术，支持3
11、6位的物理寻址，支持 Intel 所有的扩展指令集。Core 微架构的每个内核拥有L1指令Cache、双端口L1数据Cache，2个内核共同拥有共享式二级缓存。Core架构采用了每条超级指令流水线14级，其流水线效率大幅度提升。全新的整数与浮点单元，Core具备了3个64位的整数执行单元，每一个都可以单独完成的64位整数运算操作，即Core能够在一个周期内同时完成3组64位的整数运算。2-6 8086/8088微处理器由哪两个关键部分组成，其功能主要包括哪些？说明二者是如何配合工作的。答：（1）组成：8086/8088由两个既相互独立，又相互配合，并行操作的重要部件组成总线接口部件BIU和执行
12、部件EU组成。（2）总线接口部件BIU的功能：负责微处理器内部与外部（存储器和I/O接口）的信息传递。BIU完成的主要任务包括：取指令、传送数据以及计算物理地址；执行部件EU的功能：主要功能简单地说就是执行全部指令。EU完成以下几个主要任务：指令译码、执行指令、向BIU传送地址信息以及管理通用寄存器和标志寄存器。（3）配合工作：只要指令队列不满，则BIU就去取指令，只要指令队列有指令，EU就执行指令，二者同时进行。EU向BIU指供地址信息，BIU计算物理地址，并指向目标地址并取数据或指令或送数据到目标地址，而EU负责运算和处理。BIU和EU既相互独立又相互配置并行流水作业。2-7 80286由
13、哪几个主要部件组成?各自的功能是什么？与8086有什么不同？答：1.组成：80286微处理器内部共有四个功能部件：地址部件 AU、总线部件BU、指令部件IU和执行部件EU。2.功能：(1)总线部件BU负责内外信息交换；（2）指令部件IU负责从预取队列中取代码并进行译码，然后放入3条指令的指令队列中；（3）地址部件AU负责物理地址的生成；（4）执行的EU负责指令的执行。3.与8086的不同点：（1）地址线条数不同，因此寻址空间不一样（8086：20条寻址1MB，8028624条寻址16MB）（2）内部结构不同，比8086多了两个部件,同时多了一个指令队列（已译码的指令队列）（3）速度提高（808
14、6:5MHz,80286:16MHz）（4）多了一种工作方式，支持多任务中，虚拟内存，寻址方式不同2-8 80386与80286相比内部由几个主要部件组成？各部件的功能是什么?答：1.组成：6个部件：总线部件BU、指令预取部件IPU、指令译码部件IDU、执行部件EU、分段部件SU和分页部件PU。2.功能：(1) 总线部件BU：提供与外部（存储器以及I/O）的接口环境（地址线、数据线和控制线的驱动等）。在80386内部，指令预取部件要从存储器中取指令、执行部件在执行指令时要访问存储器或I/O，分页部件形成物理地址后，都要发出总线周期的请求，BU会根据优先级对这些请求进行仲裁，从而有序地服务于多个
15、请求，并产生相应的总线操作所需要的信号，包括地址信号、读/写控制信号等。BU还提供了与协处理器如80387或 80287的接口。（2）指令预取部件IPU通过BU按顺序向存储器取指令并放到16个字节的预取指令队中，为指令译码部件提供有效的指令。（3）指令译码部件IDU从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在3条指令的队列中，送给执行部件。（4）执行部件EU包括ALU以及64位的桶形移位寄存器和8个32位的通用寄存器及保护检测电路等，EU从IDU中取出已译码的指令后，立即通过控制电路产生各种控制信号送到内部各个部件，从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过BU与外部交换数据。（5）分段部件SU将EU送来的两路32位有效地址(包括逻辑地址48位：16位选择子和32位段内偏移地址)通过描述符的数据结构形成32位的线性地址。（6）分页部件PU接收到线性地址后，通过两次页转换将其变换为实际的32位物理地址。2-9 简述P5架构的Pentium处理器的结构特点。答：(1) 与80X86系列微处理器兼容(2) RISC型超标量结构：两条指令流水线（UV）
