《数电实验实验报告》由会员分享，可在线阅读，更多相关《数电实验实验报告（15页珍藏版）》请在金锄头文库上搜索。
1、数字电路实验报告实验一 组合逻辑电路分析一试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门二实验内容1.实验一自拟表格并记录：ABCDYABCDY000001000000010100100010010100001111011101000110010101011011011001110101111111112。实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通,当两个条件同时满足时，开锁信号为“1，将锁打开。否则，报警信号为“1，则接通警铃.试分析密码锁的密码ABCD是什么？ABCD接逻辑电平开关。 最简表达式为：X1=ABCD 密码为：
2、1001 表格为:ABCDX1X2ABCDX1X2000001100001000101100110001001101001001101101101010001110001010101110101011001111001011101111101三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式,电路图和真值表之间的相互转换来到达实验所要求的目的。2。这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。实验二 组合逻辑实验（一） 半加器和全加器一实验目的1. 熟悉用门电路设计组合电路的原理和方法步骤二预习内容1. 复习用门电路设计组合逻辑电路的原
3、理和方法步骤。2. 复习二进制数的运算。3. 用“与非门”设计半加器的逻辑图。4. 完成用“异或门、“与或非”门、“与非”门设计全加器的逻辑图.5. 完成用“异或”门设计的3变量判奇电路的原理图。三元件参考依次为74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD），74LS136：Y=AB(OC门）四实验内容1. 用与非门组成半加器,用或非门、与或非门、与非门组成全加器（电路自拟） 半加器全加器被加数Ai01010101加数Bi00110011前级进位Ci100001111和Si01101001新进位Ci000101112. 用异或门设计3变量判奇电路
4、，要求变量中1的个数为奇数是,输出为1，否则为0.3变量判奇电路输入A00001111输入B00110011输入C01010101输出L011010013. “74LS283”全加器逻辑功能测试测试结果填入下表中：被加数A4A3A2A101111001加数B4B3B2B100010111前级进位C00或10或1和S4S3S2S11000100100000001新进位C40011五实验体会：1。通过这次实验,掌握了熟悉半加器与全加器的逻辑功能2。这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错.各芯片的电源和接地不能忘记接。实验三 组合逻辑实验（二)
5、数据选择器和译码器的应用一实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法二预习内容1. 了解所有元器件的逻辑功能和管脚排列2. 复习有关数据选择器和译码器的内容3. 用八选一数据选择器产生逻辑函数L=ABC+ABC+ABC+ABC和L=ABC4. 用3线8线译码器和与非门构成一个全加器三参考元件数据选择器74LS151，3-8线译码器74LS138.四实验内容1.数据选择器的使用：当使能端EN=0时，Y是A2，A1,A0和输入数据D0D7的与或函数，其表达式为：Y=(表达式1）式中mi是A2，A1，A0构成的最小项，显然当Di=1时，其对应的最小项mi在与或表达式中出现。当Di=
6、0时，对应的最小项就不出现。利用这一点,不难实现组合电路。将数据选择器的地址信号A2,A1,A0作为函数的输入变量,数据输入D0D7作为控制信号，控制各最小项在输出逻辑函数中是否出现，是能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。用八选一数据选择器74LS151产生逻辑函数将上式写成如下形式：L=m1D1+m3D3+m6D6+m7D7该式符合表达式1的标准形式，显然D1、D3、D6、D7都应该等于1，二式中没有出现的最小项m0、m2、m4、m5,它们的控制信号D0、D2、D4、D5都应该等于0。由此可画出该逻辑函数产生器的逻辑图。L=ABC+ABC+ABC+AB
7、C用八选一数据选择器74LS151产生逻辑函数根据上述原理自行设计逻辑图，并验证实际结果.2.3线-8线译码器的应用用3线8线译码器74LS138和与非门构成一个全加器。写出逻辑表达式并设计电路图,验证实际结果。3。扩展内容 用一片74LS151构成4变量判奇电路五、实验体会1。数据选择器用来对数据进行选择，特别选择适用于函数的分离，是比较常用的组合逻辑器件；译码器用于数据的编码与译码中，也是较常用的逻辑器件.2。集成的组合逻辑电路也是有简单的门电路组合而成，可以根据对逻辑电路的连接，集成的逻辑器件之间可以相互转化，功能也进行了扩展了。实验四:触发器和计数器一、 实验目的1、 熟悉J-K触发器
8、的基本逻辑功能和原理。2、 了解二进制计数器工作原理.3、 设计并验证十进制，六进制计数器。二、 预习内容1、 复习有关R-S触发器，J-K触发器，D触发器的内容。触发器是构成时序逻辑电路的基本逻辑单元，具有记忆、存储二进制信息的功能.从功能上看，触发器可分为RS、D、JK、T、T等几种类型。上述几种触发器虽然功能不同，但相互之间可以转换.边沿触发器是指，只有在时钟脉冲信号CP的上升沿或者是下降沿到来时,接收此刻的输入信号，进行状态转换，而在其它任何时候输入信号的变化都不会影响到电路的状态.2、 预习有关计数器的工作原理。统计输入脉冲个数的过程计数。能够完成计数工作的电路成为计数器.计数器的基
9、本功能是统计时钟脉冲的个数,即实现计数操作，也用于分频、定时、产生节拍脉冲等.计数器的种类很多，根据计数脉冲引入方式的不同，将计数器分为同步计数器和异步计数器；根据计数过程中计数变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N进制）。二进制计数器是构成其他各种计数器的基础。按照计数器中计数值的编码方式,用n表示二进制代码，N表示状态位，满足N=2“的计数器称作二进制计数器。74LS161D是常见的二进制加法同步计数器3、 用触发器组成三进制计数器。设计电路图.4、 用 74 LS 163和与非门组
10、成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。三、 参考元件 74LS00 74LS107 74LS74 74LS163 四、实验内容1。R-S触发器逻辑功能测试RS触发器RSQ触发器电位01010101011100不确定00不变不变保持2。74LS163的逻辑功能测试74LS163的逻辑功能表如下输入输出CTPCTTCPD0D1D2D3Q0Q1Q2Q30XXXXXXX000010XXd0d1d2d3d0d1d2d31111XXXX计数110XXXXX保持11X0XXXX保持3.用74LS163组成六进制计数器输出QA QB QC QD 从0000逐渐增1直至0101，此时QA=
11、1,QC=1,经过与非门后为低电平,输入至CLR同步清零，又开始了下一轮的计数.故计数范围为0000-0101，为六进制计数器。4.用74LS163组成十进制计数器输出QA QB QC QD 从0000逐渐增1直至1001，此时QA=1,QD=1,经过与非门后为低电平，输入至CLR同步清零，又开始了下一轮的计数。故计数范围为00001001,为十进制计数器。1、 用74LS163组成六十进制计数器五、实验体会:这次试验熟悉了计数器、译码器、显示器等器件的使用方法，学会用它们组成具有计数、译码、显示等综合电路，并了解它们的工作原理.利用常用计数器通过设计可以实现非常用进制计数器，一般有同步和异步
12、两种不同的方案,同时也可以采用清零和预置数来达到归零的目的。实验五 555集成定时器一实验目的熟悉与使用555集成定时器二实验内容1。555单稳电路1） 按图连接,组成一个单稳触发器2） 测量输出端,控制端的电位与理论计算值比较3） 用示波器观察输出波形以及输出电压的脉宽.tw=RCln3=1。1RC2555多谐振荡器1）按图接线，组成一个多谐振荡器输出矩形波的频率为：f=1.43/(R1+2R2)2）用示波器观察波形通过示波器观察到输出波形为脉冲波3.接触开关按图接线，构成一个接触开关，摸一下触摸线,LED亮一秒三实验体会本次实验是关于555集成定时器以及它构建的触发器和振荡器。555定时器在逻辑电路中用得非常广泛，可以由它产生各种各样的脉冲波形，一般作为信号源来使用。实验六 数字秒表一实验目的：1、了
