《基于EPM240的SDRAM存储器接口实现毕业论文》由会员分享，可在线阅读，更多相关《基于EPM240的SDRAM存储器接口实现毕业论文（54页珍藏版）》请在金锄头文库上搜索。
1、基于EPM240的SDRAM存储器接口实现毕业论文 基于EPM240的SDRAM存储器接口实现摘 要随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。单片机、DSP等微处理器内部RAM有限，这就需要在微处理器的外部扩展存储器。同步动态随机访问存储器具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介质，在数据采集系统和图像处理系统等方面中有着重要和广泛的应用。SDRAM 的读写逻辑复杂，最高时钟频率达100MHz 以上，普通单片机无法实现复杂的SDRAM 控制操作。复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等
2、优点。因此选用 CPLD 设计SDRAM 接口控制模块, 简化主机对SDRAM 的读写控制。通过设计基于CPLD 的SDRAM 控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。论文开始介绍了SDRAM接口设计研究的背景和研究的目的及意义，引出对SDRAM的研究，详细介绍了SDRAM的基本原理、内部结构、基本操作和工作时序，以及设计的重点及难点。在这些理论基础上对SDRAM接口进行模块化设计，了解设计中所使用的硬件和软件。最后用软件Quatus设计芯片，件实现关键词SDRAM；VerilogCPLDThe Implement
3、ation of SDRAM Memory Interface Based on the EPM240 AbstractWith the rapid development of information science, people face more and more onerous task of signal processing, the requirements of data acquisition and processing system are getting higher and higher. Microprocessor such as single-chip mic
4、roprocessor, DSP etc, their RAM is limited, which requires external expansion in the microprocessor memory. Synchronous Dynamic Random Access Memory has a low cost, high density, fast read and write data on the merits, thereby becoming the first choice for data cache storage medium, which paly an im
5、portant role and widely used in the data acquisition system and image processing systems. SDRAM read and write logic is complex, the imum clock frequency reaches above 100MHz, the ordinary microcontroller can not achieve complex SDRAM control operation. Complex programmable logic device has advantag
6、es such as programming convenience, high integrity, high speed and low cost etc. Therefore select CPLD to design control module of SDRAM interface , to simplify the host to read and write control of the SDRAM. Through the design of SDRAM controller interface based on CPLD, you can connect SDRAM in t
7、he external of STM series, ARM series, STC series single chip microprocessor and the DSP, increase system storage space. At the beginning of paper introduces the research background, research purpose and significance of the study of SDRAM interface design, leads to the study of SDRAM, detailed intro
8、duces information of SDRAM about the basic principles, the internal structure, the basic operation and timing of work, and the design emphasis and difficulty. Based on these theories, modularing the design of SDRAM interface, understanding hardware and software used in the design. Finally, it uses V
9、erilog language in Quartus software to design CPLD chip, Through the hardware and the software realization SDRAM the commissioning of the basic design of the interface. Keywords SDRAM; Interface; Verilog; CPLD 目录摘要IAbstractII第1章 绪 论11.1 课题背景11.2 课题研究的目的及意义11.3 同步动态随机存储器简介21.4 论文的结构和框架3第2章 SDRAM的工作原理
10、42.1 存储器的概述4 存储器的分类4 存储器的技术指标5 存储器的比较52.2 SDRAM的工作原理6 SDRAM存储的基本原理6 SDRAM的内部结构72.3 本章小结8第3章 SDRAM的基本操作93.1 SDRAM的基本操作9 芯片初始化9 行有效9 列读写10 读操作11 写操作123.2 SDRAM的工作特性13 模式寄存器的设置13 预充电14 刷新153.3 SDRAM接口设计的要求16 存储器接口解决数据存取的难点17 存储器接口在工作方式上的初步优化173.4 本章小结18第4章 系统结构及硬件设计194.1 SDRAM接口设计的整体结构19 控制接口模块19 CAS延迟
11、模块20 突发长度模块22 地址转换模块224.2 EPM240芯片简介23 系列芯片功能简介24 逻辑阵列25 全局时钟25 I/O端口结构264.3 MT48LC系列芯片简介264.4 本章小结29第5章 软件设计与实现305.1 利用Quartus进行设计的流程305.2 软件的设计31 Verilog语言的特点31 采用Verilog设计综合的过程32 SDRAM接口设计的仿真345.3 本章小结36结 论37致 谢38参考文献39附 录41绪论千万不要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”。打印前，不要忘记把上面“Abstract”这一行后加
12、一空行绪 论数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高1。近年来复杂可编程逻辑器件 CPLD，Complex Programable Logic Device 由于其设计灵活性、更强的适应性及可重构性，结合同步动态随机访问存储器 SDRAM，Synchronous Dynamic Random Access Memory 的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。SDRAM 同步动态随机访问存储器 具有价格低廉、密度高、数据
13、读写速度快的优点，从而成为数据缓存的首选存储介质。SDRAM的读写逻辑复杂，最高时钟频率达100MHz 以上，普通单片机无法实现复杂的SDRAM 控制操作。复杂可编程逻辑器件 CPLD 具有编程方便，集成度高，速度快，价格低等优点，因此选用 CPLD 设计SDRAM 接口控制模块, 简化主机对SDRAM 的读写控制。通过设计基于CPLD 的SDRAM 控制器接口可以在微处理器如单片机、DSP Digital Singnal Processor，数字信号处理 外部连接SDRAM，增加系统的存储空间。为了更好地把握SDRAM在数据采集系统中的应用，本章将简要介绍SDRAM的基本情况，说明论文的研究
14、目的及意义。 课题研究的目的及意义随着内存SDRAM技术广泛的应用，如何更好的控制片外SDRAM的读写，使之达到最大的带宽利用率，如何尽可能的相对降低读写数据的延迟，隐藏读写命令发送到接收数据之间的延迟，已经成了各大芯片厂商，各大FPGA/CPLD供应商的争相研究的热点。由于SDRAM最高频率达到100MHz以上，在如此的高频下在时钟上下边沿稳定读写数据也成了最大的难题之一。设计SDRAM存储器接口不仅要非常了解SDRAM工作特性，时序要求而且整个过程覆盖前端设计，前端验证，综合，Timing分析，布局布线及CPLD调试，是一个很有挑战性的研究方向，也很有现实意义。在设计优化的同时既要考虑不同
15、频率的兼容性，又要考虑不同类型存储器的兼容性，还需考虑板上走线，对个人能力来说是一个很好的锻炼。此次将SDRAM存储器接口的设计作为毕业论文，不仅是对四年来所学知识的归纳与总结，更是对自己的肯定，通过这次设计让我对IC领域有了真切的体会，在项目中锻炼提高自己，在实践中使理论更好的得到应用。 同步动态随机存储器简介同步动态随机存储器英文全称为Synchronous Dynamic Random Access Memory，简称SDRAM 下文提到时都用SDRAM表示 。SDRAM器件的管脚分为控制信号、地址和数据三类。通常一个SDRAM中包含几个B每个B的存储单元是按行和列寻址的。由于这种特殊的存储结构，SDRAM有以下几个工作特性SDRAM的初始化SDRAM在上电100200s后，必须由一个初始化进程来配置SDRAM的模式寄存器，模式寄存器的值决定着SDRAM的工作模式。访问存储单元为减少I/O引脚数量，SDRAM复用地址线，所以在读写SDRAM时，先由A命令激活要读写的B，并锁存行地址，然后在读写指令有效时锁存列地址。一旦B被激活后只有执行一次预充命令后才能再次激活同一B。刷新和预充SDRAM的存储单元可以理解为一个电容总是倾向于放电因此必须有定时的刷新周期以避免数据丢失。刷新周期可
