《山东大学微机原理与应用课件05存储器系统》由会员分享，可在线阅读，更多相关《山东大学微机原理与应用课件05存储器系统（89页珍藏版）》请在金锄头文库上搜索。
1、第第5 5章章 存储器存储器系统系统1主要内容：存储器系统的概念半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器接口设计（存储器扩展技术）高速缓存25.15.1 概 述主要内容：存储器系统及其主要技术指标半导体存储器的分类及特点两类半导体存储器的主要区别3一、存储器系统一、存储器系统41. 存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来系统的存储速度接近最快的存储器，容量接近 最大的存储器。5构成存储系统。构成存储系统。2. 两种存储系统在一般计算机中主要有两种存储系统：6Cache存储系统存储系统主存储
2、器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器Cache存储系统对程序员是透明的目标：提高存储速度7Cache主存储器主存储器虚拟存储系统对应用程序员是透明的。目标：扩大存储容量8主存储器主存储器磁盘存储器磁盘存储器3. 主要性能指标存储容量（S）（字节、千字节、兆字节等）存取时间（T）（与系统命中率有关）命中率（H）T=H*T1+（1-H）*T2单位容量价格（C）访问效率（e）94. 微机中的存储器10 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存
3、储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件二、半导体存储器二、半导体存储器111. 半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放一位二进制数的半导体器件称为一个存 储元。若干存储元构成一个存储单元。122. 半导体存储器的分类内存储器13随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）随机存取存储器（RAM）RAM14静态存储器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）只读存储器（ROMROM）只读存储器15掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM3. 主
4、要技术指标存储容量存储单元个数每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗165.25.2 随机存取存储器掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术17一、静态存储器一、静态存储器SRAMSRAM181. SRAM的特点存储元由双稳电路构成，存储信息稳定。19p1962. 典型SRAM芯片掌握： 主要引脚功能工作时序与系统的连接使用20典型SRAMSRAM芯片SRAM6264：容量：8K X 8b外部引线图2162646264芯片的主要引线地址线：A0-A12；数据线：D0-D7；
5、输出允许信号：OE；写允许信号：WE；选片信号：CS1，CS2。2262646264的工作过程读操作写操作 23工作时序工作时序3. 8088总线信号2480808888总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器存储器输入输入/输出输出RD、WR4. 62646264芯片与系统的连接25D0D7A0A12 WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总线总线+5V5. 存储器编址26001100001111000001011010低位地址（片内地址）低位地址（片内地址）高位地址（选片地址）
6、高位地址（选片地址）存储器地址27片选地址片选地址片内地址片内地址高位地址高位地址低位地址低位地址内存地址内存地址6264芯片的编址28片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址存储器编址29001100001111000001011010CS00译译码码器器1CS6. 译码电路将输入的一组高位地址信号通过变换，产 生一个有效的输出信号，用于选中某一个 存储器芯片，从而确定了该存储器芯片在 内存中的地址范围。将输入的一组二
7、进制编码变换为一个特定 的输出信号。30译码方式全地址译码部分地址译码31全地址译码用全部的高位地址信号作为译码信号，使 得存储器芯片的每一个单元都占据一个唯 一的内存地址。32全地址译码例33A19A18A17A16A15A14A13& & 1 1CS1CS11S SRAM 62646264CSCS2 2+5V011110006264芯片全地址译码例该6264芯片的地址范围 = F0000HF1FFFH34片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1
8、 1 1 1片尾地址片尾地址全地址译码例若已知某SRAM 6264芯片在内存中的地址为： 3E000H3FFFFH试画出将该芯片连接到系统的译码电路。35全地址译码例设计步骤：写出地址范围的二进制表示；确定各高位地址状态；设计译码器。36片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址全地址译码例37A19A18A17A16A15A14A13& & 1 1CS1CS1高位地址：高位地址：0011111S SRAM 6264626
9、4CSCS2 2+5V00111110部分地址译码用部分高位地址信号（而不是全部）作为译码 信号，使得被选中存储器芯片占有几组不同 的地址范围。38部分地址译码例两组地址： F0000H F1FFFH B0000H B1FFFH39A19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，1111000应用举例将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH。使用74LS138译码器构成译码电路。40存储器芯片与系统连接例由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1
10、41高位地址高位地址A19A12A0存储器芯片与系统连接例由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 142高位地址高位地址A19A12A0应用举例43D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY0二、动态随机存储器二、动态随机存储器DRAM441. DRAM的特点存储元主要由电容构成；主要特点：需要定时刷新。452. 典型DRAM芯片21642164A2164A：64K1bit采用行地址和列地址来确定一个单元；行列地址分时传送， 共用一组地址信号线；
11、地址信号线的数量仅 为同等容量SRAM芯 片的一半。46主要引线 行地址选通信号。用于锁存行地址； 列地址选通信号。地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。DIN： 数据输入DOUT：数据输出47WE=0WE=1n WE：写允许信写允许信号号RAS：CAS：数据写入数据写入数据读出数据读出工作原理数据读出数据写入刷新48工作时序工作时序刷新将存放于每位中的信息读出再照原样写 入原单元的过程-刷新49刷新时序刷新时序3. 21642164A在系统中的连接50与系统连接图与系统连接图21642164A在系统中的连接DRAM 2164A与系统连接
12、的几点说明：芯片上的每个单元中只存放1位二进制码，每字节数据分别存放在8片芯片中；系统的每一次访存操作需同时访问8片2164A芯片，该8片芯片必须具有完全相同的地址；芯片的地址选择是按行、列分时传送，由系统的低8位送出行地址，高8位送出列地址。结论：每8片2164A构成一个存储体（单独一片则无意义）；每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。51三、存储器扩展技术三、存储器扩展技术（内存储器设计）（内存储器设计）1. 存储器扩展53n用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n各各存存储储器器芯芯片片在在整整个
13、个内内存存中中占占据据不不同同的的地地址址范范围；围；n任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（或一组）被选中。n存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长2. 存储器扩展方法位扩展字扩展字位扩展54扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展单元数位扩展构成内存的存储器芯片的字长小于内存单元 的字长时需进行位扩展。位扩展：每单元字长的扩展。55位扩展例用8片2164A芯片构成64KB存储器。56LS158A0A7A8A152164A2164A2164A
14、DBABD0D1D70000HFFFFH.位扩展方法：将每片的地址线、控制线并联，数据线分 别引出。位扩展特点：存储器的单元数不变，位数增加。57字扩展地址空间的扩展芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联。片选端分别引出，以使每个芯片有不同的地址范围。5859A0 0A10DBABD0D7A0A10R/WCS2K8D0D7A0 0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图字扩展例用两片64K8位的SRAM芯片构成容量为128KB的存储器两芯片的地址范围分别为：20000H2FFFFH3000
15、0H3FFFFH 60字扩展例61G G1G G2AG G2BCBAY2Y3& &MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片2字位扩展设计过程：根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： （M / L） （N / K）62字位扩展例用32Kb芯片构成256KB的内存。635.3 5.3 只读存储器（ROMROM）64nEPROMnEEP
16、ROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）一、一、EPROMEPROM651. 特点可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。662. EPROM 27648K8bit芯片地址信号：A0 A12数据信号：D0 D7输出信号：OE片选信号：CE编程脉冲输入：PGM其引脚与SRAM 6264完全兼容.6727642764的工作方式68数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据二、二、EEPROM691. 特点可在线编程写入；掉电后内容不丢失；电可擦除。702. 典型EEPROM芯片9898C64A8K8bit芯片；13根地址线（A0 A12）；8位数据线（D0 D7）；输出允许信号（OE）；写允许信号（WE）；选片信号（CE）；状态输出端（READY / BUSY）。713. 工作方式数据读出编程写入擦除72字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次B
