《计算机组成原理 讲义（第三版）备课课件 3_3》由会员分享，可在线阅读，更多相关《计算机组成原理 讲义（第三版）备课课件 3_3（14页珍藏版）》请在金锄头文库上搜索。
1、3.3 只读存储器和闪速存储器n掩模式只读存储器(MROM, Mask ROM)n一次编程只读存储器(PROM, Programmable ROM)n多次编程只读存储器nEPROM (Erasable Programmable ROM)nE2PROM(Electrically Erasable Programmable ROM)n闪速存储器(闪存, Flash Memory EPROM)n掩模式只读存储器n存储的信息是由生产厂家在掩膜工艺过程中“写入”，用户不能修改，例如若存储信息为“1”，则制作一个晶体三极管或二极管，若存“0”，则不必制作n可靠性高，集成度高，适宜大批量生产，价格便宜 n一
2、次编程只读存储器nPROM在出厂时，所有的存储元都制成“0”（或都为“1”），用户可以根据需要将其中的某些存储元改为“1”（或改为“0”）n熔丝烧断型、PN结击穿型位线n多次编程只读存储器：可以使用紫外线照射或电的方法擦除原来写入的数据，然后再用电的方法重新写入新的数据光擦可编程只读存储器(EPROM)P沟道EPROM结构示意图EPROM实例2716型EPROM结构方框图n例3 CPU的地址总线16根(A15A0，A0为低位)，双向数据总线8根(D7D0)，控制总线中与主存有关的信号有MREQ(允许访存， 低电平有效)，R/W(高电平为读命令，低电平为写命令)。 主存地址空间分配如下：0819
3、1为系统程序区，由只读存储芯片组成；819232767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。 现有如下存储器芯片：EPROM：8K8位(控制端仅有CS);SRAM：16K1位，2K8位，4K8位，8K8位. 请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及38译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。n解主存地址空间分布如图所示 0-81910000-1FFF0000-1FFF8K EPROM）0000000 0000000001 1118192-327672
4、000-3FFF2000-3FFF4000-5FFF4000-5FFF6000-7FFF6000-7FFF24K（SRAM）0010010 0000010011 1110100100 0000100101 1110110110 0000110111 11132767-6348780008000F7FFF7FF30K30K（空）空）63488-65565F800-FFFFF800-FFFF2K（SRAM）11111111 10011111111 111选用8K8位的EPROM 1片8K8位SRAM 3片2K8位SRAM 1片3.3.2 闪速存储器n闪速存储器是一种高密度、非易失性的读/写半导体存
5、储器n闪速存储器的特点n 固有的非易失性：在断电后仍能长久保持信息；n 廉价的高密度：价格/位与DRAM相近；n 可直接与CPU连接使用n 固态性能 ：低功耗，高密度且无机电移动装置。闪速存储器的逻辑结构(28F256A)状态控制指令寄存器编程/擦除定时器擦除电压开关输入/输出缓冲器编程电压开关选片输出允许逻辑数据锁存器X译码器Y译码器地址锁存器32K8位矩阵Y门VCC地VPPDQ0DQ7到阵列源STBOEWECESTBA0A14图3.2528F256A逻辑方框图n闪速存储器的工作原理n闪存中引入一个指令寄存器，用以实现在系统内的电擦除和重新编程能力。n当VPP引脚不加高电压时，28F256A是一个只读存储器， nVPP引脚加上高电压时，通过片中寄存的指令，实现存储器内容的变更，如擦除、编程或校验等。n闪速存储器与CPU的连接CPU闪速存储器接口逻辑地址总线AOE数据总线DCEWE图3.26闪速存储器与CPU连接WRRD将CPU的 与28256A的地址信号端直接连接，由CPU高位地址经译码产生片选信号与CE连接。数据总线是双向的，CPU的数据线与闪存的数据端（DQ0DQ7）相连接。CPU的读信号RD和写信号WR经接口逻辑产生 WE和OE与闪存连接
