《《集成电路设计实践》教学大纲》由会员分享，可在线阅读，更多相关《《集成电路设计实践》教学大纲（5页珍藏版）》请在金锄头文库上搜索。
1、集成电路设计实践教学大纲课程编号：MI 课程名称：集成电路设计实践 英文名称：Experiments of IC Design 学时： 6周 学分：4课程类型：必修课 课程性质：专业课适用专业：集成电路设计与集成系统 先修课程：数字集成电路，模拟集成电路 硬件描述语言，集成电路EDA基础开课学期：第七学期和Y4 开课院系：微电子学院一、课程的教学目标与任务目标：掌握集成电路设计的Top-Down流程，了解并掌握相关的EDA工具。任务：以芯片设计为对象，阐述Top-Down的集成电路设计流程，包括系统结构划分、功能的语言描述、仿真、综合、版图设计参数提取与规格检查、静态时序分析等。通过本课程的训
2、练，使学生对集成电路设计的Top-Down流程有了较完整和深入的认识，能够熟练应用相关的EDA实现工具，培养较好的学习与实践能力。二、本课程与其它课程的联系和分工本课程以数字集成电路，模拟集成电路，硬件描述语言，集成电路EDA基础等课程为先修课。三、课程内容及基本要求(一) 概论( 6 学时)具体内容：Top-Down集成电路设计流程、各设计环节的任务与特点、与传统设计流程的区别、对集成电路产品成本和上市时间的影响。1.基本要求（1）了解Top-Down集成电路设计流程。（2）掌握每个设计环节的功能及其任务。2.重点、难点重点：Top-Down集成电路设计流程。难点：Top-Down的设计思想
3、。3.说明：本部分介绍Top-Down的集成电路设计流程，流程中每个步骤的功能与任务等内容。(二） 设计规格的制订(6学时)具体内容：设计对象的功能、特点、使用环境，外围接口时序，工艺实现方法。1.基本要求（1）掌握功能的定义和特点取舍。（2）掌握接口的划分和接口时序的制定。2.重点、难点重点：设计对象外部接口的划分及时序的确定。难点：设计对象外部接口时序的确定。3.说明：这部分内容的学习中，既需要了解芯片设计初期以市场需求为导向的功能需求设计，又需要掌握初期对芯片规格的制定，此外还需要了解规格对选择芯片实现工艺的限制。(三） 系统设计(6学时)具体内容：系统的模块划分，各个模块需要完成的功能
4、及其接口，模块间的时序要求，设计对IP的需求和各部分的实现策略。1.基本要求（1）掌握模块划分的原则。（2）掌握模块间接口设计和时序设计的方法。（3）掌握根据功能和时序选择模块实现策略的方法。2.重点、难点重点：模块划分的原则, 模块间时序。难点：模块间时序的确定。3.说明：了解芯片设计中良好的模块划分原则，掌握模块间接口设计和时序设计的方法，并能够根据不同的模块特点选择合适的实现策略。(四） 代码设计与仿真(6 学时)具体内容：实现系统各模块的代码的编写风格，调试方法，仿真验证原则与技术，以及优化代码的常用技巧。1.基本要求（1）掌握良好的代码风格，优化代码的常用技巧。（2）熟练掌握代码的仿
5、真、调试、验证方法。2.重点、难点重点：代码的仿真、调试和验证，良好的代码风格。难点：代码的仿真、调试和验证。3.说明：良好的代码风格对代码的调试、维护等后续工作影响巨大，必须严格遵守；不同代码的描述方式对应不同的电路结构，熟练掌握代码描述方式对电路的优化；熟练掌握代码的仿真和调试。(五） 综合(6 学时)具体内容：综合过程，综合约束对最终电路的影响，综合结果的输出技术，综合的输出报告，综合的调试技巧。1.基本要求（1）了解综合的作用。（2）掌握综合约束脚本的编制以及不同约束对结果的影响。（3）理解综合输出报告，掌握调试技巧。2.重点、难点重点：综合约束的理解及运用。难点：综合约束的编制以及不
6、同约束对结果的影响。3.说明：综合是把代码翻译成电路并映射到具体工艺的过程，在这个过程中，综合约束影响巨大，必需熟练掌握约束脚本的编写和调试。(六） 版图设计、参数提取与规格检查(12 学时)具体内容：布局布线（P&R）、参数提取、设计规格检查(DRC、ERC)、版图与网表的一致性检查(LVS)。1.基本要求（1）了解自动布局布线所需要准备的前期文件。（2）掌握时钟树的布图方法。（3）掌握管脚的布局以及整体版图的布图方法。（4）掌握版图参数提取技术。（5）掌握设计规则检查技术。2.重点、难点重点：时钟树的布图方法、整体版图的布图方法、版图参数提取技术、设计规则检查技术。难点：时钟树的布图、版图
7、参数提取技术、设计规则检查技术。3.说明：时钟树的布图决定了芯片的工作频率，掌握时钟树的布图和版图整体的布局布线，完成整个版图的设计，并能够从版图提取相关参数，生成SDF文件指导后仿真。(七） 静态时序分析(6学时)具体内容：静态时序分析的功能，静态时序分析脚本，用静态时序分析工具分析电路时序的技术，静态时序分析的输出报告，调试技巧。1.基本要求（1）了解静态时序分析的作用。（2）掌握用静态时序分析工具分析电路时序的技术及其脚本编写。（3）理解静态时序分析的输出报告并掌握调试技巧。2.重点、难点重点：用静态时序分析工具分析电路时序的技术。难点：用静态时序分析工具分析电路时序的技术。3.说明：静
8、态时序分析是超大规模集成电路设计中保证时序的主要手段，掌握静态时序分析技术，保证电路的功能和性能，必需熟练掌握静态时序分析脚本的编写和调试技术。(八）验证技术 (6 学时)具体内容：代码覆盖率、故障覆盖率、Testbench编写，形式验证概念，验证在整个设计流程中的任务以及验证与测试的区别，验证平台的搭建方法。1.基本要求（1）掌握代码覆盖率、故障覆盖率等覆盖率分析技术。（2）掌握验证平台设计。2.重点、难点重点：覆盖率分析技术、验证平台建立。难点：验证平台设计。3.说明：验证在超大规模集成电路设计中扮演的角色越来越重要，验证人员比例甚至超过了设计人员。掌握合理构建验证平台的技术，并掌握代码覆
9、盖率、故障覆盖率的分析方法。(九) 后仿真及测试向量生成(6 学时)具体内容：加载了版图参数信息的网表仿真，测试向量生成，SDF延迟文件，带延时信息的网表仿真技术。1.基本要求（1）掌握加载了真实版图参数信息的网表仿真技术。（2）掌握测试向量文件的产生办法。2.重点、难点重点：延迟信息的加载，测试向量文件的生成。难点：延迟信息的加载。3.说明：后仿真加载了真实的版图参数信息，是对芯片实际时序最接近的反映。测试向量则是判别芯片好坏的标尺。掌握后仿真技术，确保电路设计功能、时序的正确。掌握向量文件的生成技术，给芯片成品的一个正确的判断标准。四、教学安排及方式总学时 60 学时，讲课 16 学时，实
10、验62/2 学时,多种形式教学 13 学时 教学环节教学时数课程内容讲 课实 验习 题 课讨 论 课上 机参观或看录像小 计概论4116设计规格的制定24116系统设计2616代码设计与仿真2616综合1816版图设计、参数提取与规格检查2161112静态时序分析1816验证技术16116后仿真及测试向量生成1816五、考核方式设计报告。各教学环节占总分的比例:平时测验及作业：50%，期末考试：50%六、推荐教材与参考资料1. Himanshu ADVANCED ASIC CHIP SYNTHESIS(the second edition), KLUWER ACADEMIC PUBLISHER
11、S, 2001。2. Janick Writing TEstbenches FUnctional Verification of HDL Models(the second edition), KLUWER ACADEMIC PUBLISHERS。20023. Christopher Saint, Judy Saint IC Layout Basics A Practical Guide，McGraw-Hill 2001。4. Alan Hastings The Art of Analog Layout，Prentice-Hall,2003。5. 曾繁泰等 EDA工程方法学，清华大学出版社，2003。6. 相关EDA软件学习手册。（执笔人：史江一 审核人：马佩军）2005年8月20日解决党委自身和基层党支部存在的的突出问题，发挥各村、社区、机关单位党支部在当前城市征迁、园区建设、招商引资、服务群众、维护稳定的作用，我镇党委高度重视，制定了切合临淮实际的活动实施方案，按照中央规定的活动步骤和要求扎实有效的开展了基层组织建设年活动。5
