《数字电子技术教学课件作者王连英第4章》由会员分享，可在线阅读，更多相关《数字电子技术教学课件作者王连英第4章（126页珍藏版）》请在金锄头文库上搜索。
1、第4章 时序逻辑电路,江西现代职业技术学院 万 皓,国家级精品资源共享课程数字电子技术,课件编辑制作：程豪 徐芳,第4章 时序逻辑电路,学习目标及重点与难点,学习目标,掌握时序逻辑电路的概念、特点、功能描述和分析方法。 熟悉常用的寄存器、移位寄存器、计数器集成电路。 掌握常用时序逻辑集成电路典型电路的应用和设计方法。 了解同步时序逻辑电路的一般设计方法。,第4章 学习目标及重点与难点,第4章 时序逻辑电路,重点与难点,时序逻辑电路的逻辑功能描述和分析方法； 常用集成寄存器、移位寄存器、计数器的功能和典型应用电路； 常用集成寄存器、移位寄存器、计数器典型应用电路的设计方法； 同步时序逻辑电路的分
2、析方法； 同步时序逻辑电路的设计方法； 如何用Multisim仿真软件分析、设计时序逻辑电路。,学习目标及重点与难点,第4章 时序逻辑电路,4.1 时序逻辑电路概述,时序逻辑电路具有记忆功能，电路在任一时刻的输出状态（次态Qn+1）不仅取决于该时刻的输入，还取决于电路原来的工作状态（现态Qn），即还与此前时刻电路的输入及输出状态有关。,时序逻辑电路通常由组合逻辑电路和存储电路组成，其组成框图如图4.1.1所示。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,图中可以看出，由于时序逻辑电路要记忆以前的输入和输出情况，所以存储电路是必不可少的，存储电路可以由触发器构成，也可由带有反馈的组合逻辑电
3、路构成；组合逻辑电路单元至少有一个输出信号反馈到存储电路的输入端，存储电路的输出状态（即是时序逻辑电路的现态Qn）至少有一个作为组合逻辑电路输入信号与其他输入信号共同决定整个时序逻辑电路的输出（次态Qn+1）。,所以，利用触发器等将电路的输出保存作为电路的现态，并采用配套的组合逻辑单元电路控制整体电路状态连续地变化，是实现时序逻辑电路功能的关键。,时序逻辑电路中的触发器通常都是采用边沿触发控制方式。所有触发器都由同一时钟信号控制，在同一时刻发生状态变化的时序逻辑电路，称为同步时序逻辑电路。至少有一个触发器与其他触发器不同，所有触发器的状态更新不都发生在同一时刻的时序逻辑电路，称为异步时序逻辑电
4、路。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,时序逻辑电路的功能，通常需要用输出方程、驱动方程和特性方程三者描述。为了更直观地描述其工作过程和功能，还可列出状态转换真值表（简称状态表）、状态转换图（简称状态图）和时序波形图（简称时序图或波形图）。例如，图4.1.1所示时序逻辑电路，有,输出方程 Y=F(X,Qn) 驱动方程 W=G(X,Qn) 状态方程 Qn+1=H(W,Qn),4.1 时序逻辑电路概述,第4章 时序逻辑电路,熟悉、利用常用的集成时序逻辑电路组成具有基本功能的时序逻辑电路模块，再组合成较大规模和功能更复杂的时序逻辑数字系统，是系统模块化设计的基本思路，也是培养能胜任大规
5、模、复杂数字系统设计、调试、安装工作的高端技能型专门人才的必由之路。 常用的集成时序逻辑电路有多种类型，按逻辑功能分有：可构成计数分频器和序列信号发生器等，能把二进制数据或代码存储起来的电路称为寄存器，例如四D触发器74LS175等；可实现数码的串并行转换、脉冲的节拍延迟、构成顺序脉冲发生器（环形计数器）、扭环形计数器等，具有移位功能的寄存器称为移位寄存器，例如4位双向移位寄存器74LS194等；可实现计数、定时、分频和执行数字运算等，能记忆输入CP脉冲个数的电路称为计数器，例如4位同步二进制加法计数器74LS161等。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,传统的时序逻辑电路分析是
6、根据已知时序逻辑电路的结构，写出描述电路逻辑关系的逻辑式，列出状态表，画出状态图或时序图，并分析电路逻辑功能的过程。其一般的分析步骤如下：,(1) 根据已知的时序逻辑电路图逐一写出，各个触发器时钟信号的逻辑式，即时钟方程（若触发器直接由CP脉冲控制可省略该步骤，同步时序逻辑电路便大多是这种情况）；各个输出信号的函数式，即输出方程；各个触发器输入信号的逻辑式，即驱动方程（又称激励函数）。 (2) 将驱动方程代入相应触发器的特性方程，求出时序逻辑电路的状态方程，也就是各个触发器的次态方程。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(3) 按时钟脉冲连续输入的关系，将电路的初始状态（现态）代
7、入输出方程和状态方程，所得电路的状态（次态）即为新一轮的现态，如此循环求出相应的次态，直至电路现态的各种可能情况（即包括，存在于主循环中称为有效状态和在主循环中不存在称为无效状态的各种状态）都有描述，从而可列出电路的状态转换真值表，简称状态表。 (4) 根据状态转换真值表画出状态转换图或时序图。 (5) 一般情况下，用状态转换表或状态转换图或时序图就可以表述电路的工作特性。但在实际应用中，往往需要根据状态表或状态图来进一步描述电路的逻辑功能。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,例4.1.1 试分析图4.1.2所示电路的逻辑功能。要求步骤齐全，要列出相应函数式和状态转换真值表，画出
8、状态转换图和时序图。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,解：由图4.1.2所示电路可以看出，该电路是一个同步时序逻辑电路，依分析步骤有： (1) 写出逻辑方程式,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(2) 列出状态转换真值表,设电路的现态为Q2n Q1n Q0n=000。在连续时钟脉冲的作用下，上一时刻的次态即为下一时刻的现态，依次将其代入式(4.1.1)、(4.1.3)中，可依次求出电路在各时刻的次态和输出，并将电路在主循环中没有出现的其他各种无效状态的情况依次代入式(4.1.1)、(4.1.3)中，求出其相应的次态和输出，从而可得出电路的状态转换真值表，如表4.1
9、.1所示。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(3) 画出状态转换图和时序图,根据状态表4.1.1可以看出，图4.1.2所示电路从初始状态000开始，在连续输入第六个计数时钟脉冲CP后，返回初始状态000，同时输出端Y输出一个进位信号（取负跃变）；有由000，001，010，011，100，101六个有效状态形成的主循环（存在六个有效状态，即为六进制、六分频）；有二个不在主循环中，可能随机出现的无效状态110和111；二个无效状态110和111，在计数时钟脉冲CP信号的作用下，都具有从无效状态自动返回有效状态000，从而进入主循环状态的自启动能力。由此，可画出图4.1.2所示电路
10、的状态转换图和时序图，如图4.1.3所示。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(4) 电路逻辑功能说明,由表4.1.1所示电路的状态转换真值表，或图4.1.3所示电路的状态转换图或时序图，可以看出，图4.1.2所示电路是一个具有自启动能力的同步六进制计数器（六分频电路）。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,例4.1.2 试分析图所示电路的逻辑功能。要求步骤齐全，要列出相应函数式和状态转换真值表，画出状态转换图和时序图。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,J1K1X J2K2XQ1 ZX Q2 Q1,（3）将所得到的驱动方程代入相应触发器的特性方程，求得
11、每个触发器的次态方程:,4.1 时序逻辑电路概述,解：（1）分析电路组成：组合逻辑部分是一个与门，存储电路是 两级JK触发器，有一个外输入X和一个外输出Z。 （2）根据所给出的逻辑电路图写出驱动方程以及外输出方程：,第4章 时序逻辑电路,（4）根据所得次态方程组和输出方程列出状态转换真值表：,4.1 时序逻辑电路概述,第4章 时序逻辑电路,（5）画状态图：,4.1 时序逻辑电路概述,第4章 时序逻辑电路,画时序图：,（6）描述电路逻辑功能： 从状态转换真值表、状态转换图和时序图可以看出，当X0时，电路状态保持不变，而当X=1时，电路状态在CP脉冲的作用下按照0001101100的循环转换，并且
12、每四个CP脉冲作用后，即计数到11时，Z输出一个进位脉冲。由此可知该电路是一个可控的模4二进制加法计数器。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,例4.1.3 试分析图所示电路的逻辑功能。要求步骤齐全，要列出相应函数式和状态转换真值表，画出状态转换图和时序图。,（1）分析电路组成：此电路无外输入和外输出，三个输出由触发器的状态提供，存储电路由三级D触发器构成。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,（2）根据所给出的逻辑电路图写出驱动方程以及外输出方程：,（3）将所得到的驱动方程代入相应触发器的特性方程，得到次态方程组:,4.1 时序逻辑电路概述,第4章 时序逻辑电路,（4
13、）列状态转换真值表：,4.1 时序逻辑电路概述,第4章 时序逻辑电路,（5）画状态图和时序图：,4.1 时序逻辑电路概述,第4章 时序逻辑电路,（6）描述电路逻辑功能： 从状态图可见，001，010，100这3个状态形成了闭合回路，在电路正常工作时,电路状态总是按照回路中的箭头方向循环变化，这3个状态为有效状态，其余的5个状态为无效状态(偏离态)。,该电路的状态真值表和状态图不太容易直接看出此电路的逻辑功能，而由它的时序图可见，这个电路在正常工作时，各触发器的输出端轮流出现一个脉冲信号，其脉冲宽度为一个CP周期，即1TCP ,循环周期为3TCP ；这个动作可以看作是在CP脉冲作用下，电路把宽度
14、为1TCP 的脉冲依次分配给Q0，Q1，Q2各端，所以此电路的功能为脉冲分配器或节拍脉冲产生器。由状态图可知，若此电路由于某种原因进入无效状态时，在CP脉冲作用后，电路能自动回到有效序列，所以此电路具有自启动能力。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,例4.1.4 试分析图4.1.4所示电路的逻辑功能。要求步骤齐全，要列出相应函数式和状态转换真值表，画出状态转换图和时序图。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,解：由图4.1.4所示电路可以看出，该电路是一个异步时序逻辑电路，依分析步骤有： (1) 写出逻辑方程式,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(2)
15、列出状态转换真值表,设电路的现态为Q2n Q1n Q0n=000。在连续时钟脉冲的作用下，上一时刻的次态即为下一时刻的现态，依次将其代入式(4.1.5)、(4.1.7)中，并充分注意到输出方程和状态方程只有在满足时钟条件下才有效，可依次求出电路在相应时刻的次态和输出，并将电路在主循环中没有出现的其他各种无效状态的情况依次代入式(4.1.5)、(4.1.7)中，求出其相应的次态和输出，从而可得出电路的状态转换真值表，如表4.1.2所示。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(3) 画出状态转换图和时序图,根据状态表4.1.2可以看出，图4.1.4所示电路从初始状态000开始，在连续输
16、入第六个计数时钟脉冲CP后，返回初始状态000；输出端Y，在连续输入第五个和第六个计数时钟脉冲CP后，都会输出一个进位信号(取负跃变)；有由000，001，010，011，100，101六个有效状态形成的主循环（六进制、六分频）；有二个不在主循环中，可能随机出现的无效状态110和111；二个无效状态110和111，在计数时钟脉冲CP信号的作用下，都具有从无效状态自动返回有效状态100，从而进入主循环状态的自启动能力。由此，可画出图4.1.4所示电路的状态转换图和时序图，如图4.1.5所示。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,(4) 电路逻辑功能说明,由表4.1.2所示电路的状态转换真值表，或图4.1.5所示电路的状态转换图或时序图，可以看出，图4.1.2所示电路是一个具有自启动能力的异步六进制计数器（六分频电路）。,4.1 时序逻辑电路概述,第4章 时序逻辑电路,时序逻辑电路的设计（综合）是分析的逆过程。传统的方法是从分析设计需求开始，经过电路和器件的选型、整体电路设计、设计功能验证和调整等步骤，最后得出
