《数字钟电路》由会员分享，可在线阅读，更多相关《数字钟电路（9页珍藏版）》请在金锄头文库上搜索。
1、情境3 任务1 数字钟的设计与制作一、工作原理1、计时电路：计时电路共分三部分：计秒、计分和计时。其中计秒和计分都是60进制，而计时为24进制。计秒、计分电路个位向十位的进位实现。用两片74LS90异步计数器接成一个异步的60进制计数器。所谓异步60进制计数器，即两片74LS90的时钟不一致。个位时钟为1HZ方波来计秒，十位计数器的时钟信号需要从个位计时器来提供。进位信号的要求是在十个秒脉冲中只能产生一个下降沿，且与第十秒的下降沿对齐。只能从个位计数器的输出端来提供，不可能从其输出端来找。而计数器的输出端只有Q0、Q1、Q2、Q3四个信号，要么是其中一个，要么是它们之间的逻辑运算结果。六十进制
2、的实现。当计秒到59时，希望回到00.此时个位正好是计满十个数，不用清零即可自动从9会0；十位应接成六进制，即从0-5循环计数。用异步清零法，当6出现的瞬间，即Q3Q2Q1Q0=0110时，同时给R0和R0高电平，使这个状态变成0000，由于6出现的时间很短，被0取代，接线如图一所示：图一当十位计数到6是时，输出0110，其中正好有两个高电平，把这两个高电平Q2和Q1分别接到74LS90的R0和R0端，即可实现清零。一旦清零，Q2和Q1都为0，不能再继续清零，恢复正常计数，直到下次再同时为1计分电路和计秒电路的是完全一致的，只是周期为1秒的时钟号改成周期为60秒即1分的时钟信号。秒向分的进位信
3、号的实现计分电路的关键问题是找到秒向分的进位信号。当秒电路计到59秒时，产生一个高电平，在计到60时变为低电平，来一个下降沿送给计分电路做时钟.计秒电路在计到59时的十位和个位的状态分别为0101和1001，把这四个1与起来即可，即十位的Q2和Q0，个位的Q3和Q0，与结果作为进位信号。使用74LS20四入与非门串反向器构成与门，电路图如图二所示：图二2、计时电路用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连成具有十的进位关系，即接成一百进制计数器，然后再计到24时，十位和个位同时清零。计到的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片
4、的R0和R0端。如个位的Q2接到两个74LS90的R0清零端，十位的Q1接到两个74LS90的R0清零端。计时电路的个位时钟来自秒、分电路产生59分59秒两个信号相与的结果；电路如图三所示：图三计分和计时电路可以先单独用秒脉冲调试，以节省时间。联调试，可把秒脉冲的频率加大。以上三部分电路接起来就是一个简单的无校时和报时的数字电路，电路如图四所示。图四3、校时电路校时电路主要完成校时和校分。选择校分时，拨动一次开关，分自动加一；选择校时时，拨动一次开关，小时自动加一。校时校分应准确无误，能实现理想的时间校对。校时校分应切断秒、分、时计数电路之间的进位连线。校时电路如图五所示，由去抖动电路和选择电
5、路组成。图五（1）去抖动电路去抖动电路主要是由两个与非门构成的低电平触发有效的RS锁存器，SW1为校时开关。拨动一个来回，在U16:B与非门的输出端产生一个稳定的下降沿。（2）选择开关SW2和SW3都拨东到左边，选择校时；SW2拨到右边、SW4拨到左边，选择校分；如果正常计数时，SW3和SW4都拨到右边，与校时电路断开关系。4、整点报时所谓整点报时，只报时不报分。为了简化电路，每当计到59分50秒时开始报时，响一秒停一秒，正好响5次。前四次为低音，最后一响为高音。（1）报时信号开始计到59分50秒时，分和秒计数器的状态如下：分计时：Q3Q2Q1Q0=0101 分个位：Q3Q2Q1Q0=1001
6、秒十位：Q3Q2Q1Q0=0101其中，计到59分的信号已有，如图四所示。只需把它和计秒的十位中的Q2Q0相与作为开始报时的一个条件即可。见图六，U17：A和U6：F组成的与非门即为报时开始信号。图六（2）报时锁存信号用秒个位的计数器输出进位四高一低的报时锁存信号。50-59秒之间秒个位的状态。秒个位：Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1结合题目要求，通过这些状态的观察发现，秒个位的Q3和Q0逻辑与后，正好在秒个位计到1、3、5、7是时产生电平，0、2、4、6时产生低电
7、平，可作为低四声报时的锁存信号；秒个位的Q3和Q0逻辑与后，正好在秒个位为9时产生高电平，可作高音的报时锁存信号，这样就产生了两个报时锁存信号。（3）报时把上诉分析得到的报时开始信号分别和两个报时锁存信号相与，产生两路报时锁存信号，如图六，上面一路为高音报时锁存，下面一路为低音报时锁存。图中左面三个与非门实现的是与是与或逻辑。上下两路报时锁存信号分别与1kHZ和500HZ的音频信号(20HZ-20KHZ)相与或来驱动数字喇叭，实现整点报时功能。这里喇叭使用元件SOUNDER，它接受数字信号。需要说明的是，调试时，可以把59分50秒这个报时开始信号直接用高电平取代，这样比较省时。另外实际连接电路时，可以555定时器产生一个1HZ的方波，再经D触发器二分频得到500HZ的方波。计时电路的1HZ方波也可由555定时器产生，但由于标准电阻和电容的选择会带来一些积累误差，也可选用其他更精确地振荡电路来实现。完整的数字钟电路图为：二、元器件列表四、工作任务1、用PROTEUS软件绘制电路并进行仿真。2、用万能板制作抢答器电路。3、设计秒脉冲电路，并说出工作原理。4、简述74LS90的引脚功能及工作原理。5、简述显示译码器引脚功能及工作原理。五、测量与调试1、测量波形周期（S）频率(HZ)七段码显示秒脉冲分脉冲时脉冲2、调试心得。（1）秒脉冲电路调试（2）计时电路调试（3）校时电路调试
