《数电课件2011级新补充3Verilog设计深入》由会员分享，可在线阅读，更多相关《数电课件2011级新补充3Verilog设计深入（61页珍藏版）》请在金锄头文库上搜索。
1、第5章,Verilog设计深入,5.1 过程中的两类赋值语句,5.1.1 阻塞式赋值,5.1.2 非阻塞式赋值,5.1 过程中的两类赋值语句,5.1.2 非阻塞式赋值,5.1 过程中的两类赋值语句,5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点,5.1 过程中的两类赋值语句,5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点,5.1 过程中的两类赋值语句,5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点,5.1 过程中的两类赋值语句,5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点,5.1 过程中的两类赋值语句,5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点,5.2 过程结构总结,1. 过程
2、语句为一无限循环语句,2. 过程中的语句具有顺序和并行双重性,3. 过程语句本身是并行语句,4. 过程中只允许描述对应单一时钟的同步时序逻辑,5. 不完整条件语句与时序电路的关系,5.2 过程结构总结,5.2 过程结构总结,5.2 过程结构总结,5.2 过程结构总结,5.3 移位寄存器设计,5.3.1 含同步预置功能的移位寄存器设计,5.3 移位寄存器设计,5.3.1 含同步预置功能的移位寄存器设计,5.3 移位寄存器设计,5.3.2 模式可控的移位寄存器设计,5.3 移位寄存器设计,5.3.2 模式可控的移位寄存器设计,5.3 移位寄存器设计,5.3.3 使用移位操作符设计移位寄存器,5.3
3、 移位寄存器设计,5.3.3 使用移位操作符设计移位寄存器,5.3 移位寄存器设计,5.3.3 使用移位操作符设计移位寄存器,5.4 乘法器设计及相关语句应用,5.4.1 参数定义关键词parameter,5.4 乘法器设计及相关语句应用,5.4.2 整数型寄存器类型定义,5.4 乘法器设计及相关语句应用,5.4.3 for语句用法,5.4 乘法器设计及相关语句应用,5.4.3 for语句用法,5.4 乘法器设计及相关语句应用,5.4.4 repeat语句用法,5.4 乘法器设计及相关语句应用,5.4.5 while语句用法,5.4 乘法器设计及相关语句应用,5.4.5 while语句用法,5
4、.5 if语句一般用法,5.5 if语句一般用法,5.5 if语句一般用法,5.5 if语句一般用法,5.5 if语句一般用法,5.6 三态与双向端口设计,5.6.1 三态控制电路设计,5.6 三态与双向端口设计,5.6.2 双向端口设计,5.6 三态与双向端口设计,5.6.2 双向端口设计,5.6 三态与双向端口设计,5.6.2 双向端口设计,5.6 三态与双向端口设计,5.6.3 三态总线控制电路设计,5.6 三态与双向端口设计,5.6.3 三态总线控制电路设计,5.6 三态与双向端口设计,5.6.3 三态总线控制电路设计,5.7 模可控计数器设计,5.7.1 同步加载模型设计,5.7 模
5、可控计数器设计,5.7.1 同步加载模型设计,5.7 模可控计数器设计,5.7.2 异步加载模型设计,5.7 模可控计数器设计,5.7.2 异步加载模型设计,5.7 模可控计数器设计,5.7.3 异步清0加载模型设计,5.7 模可控计数器设计,5.7.3 异步清0加载模型设计,5.7 模可控计数器设计,5.7.4 同步清0加载模型设计,5.8 半整数与奇数分频电路设计,5.8 半整数与奇数分频电路设计,5.8 半整数与奇数分频电路设计,5.9 Verilog的描述风格,5.9.1 RTL描述,5.9.2 行为描述,5.9 Verilog的描述风格,5.9.3 数据流描述,5.9.4 结构描述,实验与设计,5-1 半整数与奇数分频器设计,5-2 模可控计数器设计,实验与设计,5-3 VGA彩条信号显示控制电路设计,实验与设计,5-3 VGA彩条信号显示控制电路设计,实验与设计,5-3 VGA彩条信号显示控制电路设计,实验与设计,5-3 VGA彩条信号显示控制电路设计,接下页,实验与设计,5-3 VGA彩条信号显示控制电路设计,接上页,接下页,实验与设计,5-3 VGA彩条信号显示控制电路设计,接上页,实验与设计,5-4 移位相加型8位硬件乘法器设计,实验与设计,5-4 移位相加型8位硬件乘法器设计,实验与设计,5-5 移位寄存器设计,5-6 串行静态显示控制电路设计,
