《数字电子技术 教学课件 ppt 作者 王秀敏主编12 12.3》由会员分享，可在线阅读，更多相关《数字电子技术 教学课件 ppt 作者 王秀敏主编12 12.3（9页珍藏版）》请在金锄头文库上搜索。
1、,数字逻辑电路,12.3 高密度可编程逻辑器件CPLD,高密度可编程逻辑器件的集成密度大于每片1000个等效门，它主要包括EPLD、CPLD和FPGA三种。,阵列扩展型HDPLD包括EPLD和CPLD，它们是在PAL、GAL结构的基础上扩展或改进而成的。基本结构与PAL和GAL类似，均由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成度大得多。,EPLD采用EPROM工艺。与GAL相比，大量增加了OLMC的数目，并且增加了对OLMC中寄存器的异步复位和异步置位功能，因此其OLMC使用更灵活。缺点内部互连性较差。,CPLD采用E2PROM工艺。与EPLD相比，增加了内部连线，对逻辑宏单元和I
2、/O单元均作了重大改进。,一、EPM7128S的引脚图,64个I/O 既可以作为输入端也可为输出端,是Altera公司生产的高密度、高性能 CMOS可编程逻辑器件之一，PLCC 封装84端子,二、EPM7128S器件结构图,1 宏单元（MacroCell）,2 扩展乘积项 EPM7128S结构中提供的扩展乘积项有两种： 共享扩展乘积项 并联扩展乘积项,（1）共享扩展乘积项：,（2）并联扩展乘积项：,并联扩展乘积项是一些宏单元没有使用的乘积项可以分配到邻近单元使用。 使有的宏单元最多可达20个乘积项，而这其中5个乘积项由本宏单元提供 ，其他15个并联扩展乘积项是由邻近的宏单元提供的。,3 可编程内连矩阵PIA（Programmable Interconnection Array）,4 I/O控制块 EMP7128S的每个I/O引脚允许三种工作方式：,（1）输入方式,（2）输出方式,（3）双向工作方式,
