《微机原理及接口技术 教学课件 ppt 作者 吴叶兰 第六章 存储器》由会员分享，可在线阅读，更多相关《微机原理及接口技术 教学课件 ppt 作者 吴叶兰 第六章 存储器（50页珍藏版）》请在金锄头文库上搜索。
1、第六章 半导体存储器及接口,教学内容,半导体存储器概述 随机存取存储器 只读存储器 半导体存储器与CPU的连接,6.1 半导体存储器概述,除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法,6.1.1 半导体存储器的分类,按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失,半导体存储器的分类,读写存储器RAM,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用
2、紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除,6.1.2 半导体存储器芯片的结构,6.1.3 半导体存储器的技术指标,存储容量: 指存储器可存储的二进制信息量. 芯片的存储容量2MN M：芯片的地址线根数 N：芯片的数据线根数 即：存储容量=字数字长 微机中常用字节数来表示存储容量。,6.1.3 半导体存储器的技术指标,存取速度（最大存取时间）:是指存储器从接收存储单元地址码开始，到取出或存入数据为止所需的时间，其上限值称
3、为最大存取时间。 超高速存储器的最大存取时间小于20ns， 中速存储器在100-200 ns之间， 低速存储器在300 ns以上。,6.2 随机存取存储器,静态RAM SRAM 2114 SRAM 6264,动态RAM DRAM 4116 DRAM 2164,6.2.1 静态RAM,SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址,SRAM芯片2114,存储容量为10244 18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1
4、 片选CS* 读写WE*,SRAM芯片6264,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CS1*、CS2 读写WE*、OE*,6.2.2 动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址,DRAM芯片4116,存储容量为16K1 16个引脚： 7根地址线A6A0 1根数据输入线DIN
5、 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,DRAM芯片2164,存储容量为64K1 16个引脚： 8根地址线A7A0 1根数据输入线DIN 1根数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,5.3 只读存储器,EPROM EPROM 2716 EPROM 2764,EEPROM EEPROM 2717A EEPROM 2864A,5.3.1 EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是
6、将某些单元写入信息0,EPROM芯片2716,存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线DO7DO0 片选/编程CE*/PGM 读写OE* 编程电压VPP,EPROM芯片2764,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPP,EPROM芯片27256,6.3.2 EEPROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线,EEPROM芯片2817A,存储容量为2
7、K8 28个引脚： 11根地址线A10A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*,EEPROM芯片2864A,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE*,6.4 半导体存储器与CPU的连接,这是本章的重点内容 SRAM、EPROM与CPU的连接 译码方法同样适合I/O端口,6.4.1 存储芯片与CPU的连接,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,1. 存储芯片数据线的处理,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据
8、线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”,2. 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,3. 存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量. 这种扩充简称为“地址扩充”或“字扩充” 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现, 译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效
9、输出”的过程 译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器 常用的2:4译码器：74LS139 常用的3:8译码器：74LS138 常用的4:16译码器：74LS154, 全译码,所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多,全译码示例, 部分译码,只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地
10、址空间将被浪费,部分译码示例, 线选译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 ,线选译码示例,切记： A14 A1300的情况不能出现 00000H01FFFH的地址不可使用,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用,例1. 在8088最大方式系统总线上扩充设计4
11、K字节的SRAM存储器电路。SRAM芯片选用Intel 2114，起始地址从00000H开始。试画出此存储器电路与系统总线的连接图。,用4位存储器芯片组成8位存储器模块时，可以用位并联的方法，即两片2114并联组成1K 8位模块 所以4个这样的模块可组成4K 8位（4KB）的存储器电路。所以共需4 2=8片2114芯片,第6章小结,1. 了解各类半导体存储器的应用特点； 2. 熟悉半导体存储器芯片的结构； 3. 掌握SRAM 2114、DRAM 4116、EPROM 2764、EEPROM 2817A的引脚功能； 4. 理解SRAM读写原理、DRAM读写和刷新原理、EPROM和EEPROM工作方式,5. 掌握存储芯片与CPU连接的方法，特别是片选端的处理； 6. 了解存储芯片与CPU连接的总线驱动和时序配合问题。,第6章小结,
