《MSP430系列超低功耗单片机原理与系统设计 教学课件 ppt 作者 李智奇 4-6 第5章》由会员分享，可在线阅读，更多相关《MSP430系列超低功耗单片机原理与系统设计 教学课件 ppt 作者 李智奇 4-6 第5章（737页珍藏版）》请在金锄头文库上搜索。
1、,第5章 MSP430系列单片机片内外围模块,5.1 MSP430系列单片机的时钟模块与低功耗结构 5.2 MSP430系列单片机的各种端口 5.3 定时器 5.4 硬件乘法器 5.5 FLASH存储器模块 5.6 比较器A 5.7 DMA控制器 5.8 MSP430系列单片机的通用串行通信模块 5.9 MSP430系列单片机的模/数转换模块 5.10 MSP430系列单片机的数/模转换模块 5.11 MSP430系列单片机液晶驱动模块 习题,5.1 MSP430系列单片机的时钟模块与低功耗结构,5.1.1 时钟模块 MSP430系列单片机的时钟模块由高速晶体振荡器、低速晶体振荡器、数字控制振
2、荡器DCO、锁频环FLL以及锁频环增强版本FLL+等部分构成。不同系列单片机所包含的时钟模块不完全相同，但是各系列不同基础时钟模块均可输出ACLK(辅助时钟)、MCLK(主系统时钟)和SMCLK(子系统时钟)3种不同频率，如图5-1所示。,图5-1 MSP430的时钟,1. 时钟模块概述 时钟信号是定时操作的基本信号。在系统的时钟作用下，单片机内各部件可以有条不紊地自动工作。 在数字系统中，系统功耗与频率成正比，所以实际应用中常希望系统能够具有满足节能要求的低频系统时钟，也能够具有快速响应事件请求的高频系统时钟。MSP430单片机的系统时钟设计满足了这些不同的要求：, 高频率，用于对系统硬件需
3、求和外部事件快速响应。 低频率，用于降低电流消耗。 稳定的频率，以满足定时应用，如实时时钟RTC。 低Q值振荡器，用于保证开始及停止操作最小时间延迟。 各种时钟的频率应由设计者根据所需模块、处理速度等的实际需要以及对功耗的要求来综合考虑。MSP430采用了一个低频晶体振荡器，并将其倍频至标称的工作频率范围，即,MSP430通过锁频环FLL以及增强锁频环FLL+等部件，将晶振频率倍频至系统频率。数字控制振荡器DCO和锁相环FLL技术的结合可以实现快速启动。在晶体振荡器失效时，DCO可自动用于系统时钟。MSP430所有器件都有时钟模块，都可以实现超低功耗应用。 MSP430X1XX系列单片机基础时
4、钟模块结构如图5-2所示，其中MSP430X11X与MSP430X12X内部没有XT2高频振荡器。,图5-2 MSP430F13X/14X基础时钟模块结构,MSP430X1XX基础时钟模块有以下3个时钟输入源。 LFXT1CKL为低频时钟源，由32 768 Hz晶体、标准晶体或陶瓷谐振器以及外接450 kHz8 MHz时钟源产生。 XT2CLK为高频时钟源，由标准晶体、陶瓷谐振器或外接450 kHz8 MHz时钟源产生。 DCOCLK为片内数字控制RC振荡器，经常用作系统和外设的时钟信号。,DCOCLK可提供3种时钟信号： ACLK(辅助时钟)。ACLK是LFXT1CLK信号经1、2、4、8分
5、频后得到的。ACLK可由软件选作各外围模块的时钟信号，一般用于低速外设。 MCLK(系统主时钟)。MCLK可由软件选择来自LFXT1CLK、XT2CLK、DOCCLK三者之一，然后经1、2、4、8分频得到。MCLK主要用于CPU和系统。 SMCLK(子系统时钟)。SMCLK可由软件选择来自LFXT1CLK、XT2CLK和DOCCLK其中之一，然后经1、2、4、8分频得到。SMCLK主要用于高速外围模块。,根据不同的应用要求和系统条件，MSP430X14X、MSP430F15X、MSP430F4XX等系列器件可以通过端口引脚在外部使用ACLK、 SMCLK和MCLK时钟信号。 系统频率和系统的工
6、作电压密切相关。某些应用中可能需要较高的工作电压，所以也需要系统提供相应较高的频率，系统频率和系统工作电压之间的关系如图5-3所示。,图5-3 频率和工作电压的关系,2. 低速晶体振荡器 MSP430系列的每种产品中都含有低速晶体振荡器LFXT1。LFXT1振荡器默认工作模式是32 768 Hz低频模式，32 768Hz晶振通过XIN和XOUT两个引脚连接，所有保证工作稳定的元件和移相电容都集成在芯片中，这样可降低系统成本和系统功耗。LFXT1也可以通过外接450 kHz8 MHz的高速晶体振荡器或陶瓷谐振器工作在高频模式，这时两个引脚还需外接电容，电容大小应根据晶体或振荡器特性来选择。 LF
7、XT1的逻辑控制如图5-4所示。发生有效的上电清除信号PUC后，LFXT1振荡器开始工作。一次有效PUC信号可以将SR寄存器(状态寄存器)中的OSCOFF位复位，即允许LFXT1工作。如果LFXT1CLK信号没有用作SMCLK或MCLK信号，也可以通过软件置位OSCOFF，以禁止LFXT1工作。,图5-4 LFXT1振荡器逻辑控制图,3. 高速晶体振荡器 高速振荡器即第二振荡器XT2，主要存在于X13X，X14X，X15X，X16X，X43X，X44X等器件中，它的工作特性与LFXT1振荡器工作在高频模式时类似，时钟信号XT2CLK由它产生。XT2的逻辑控制如图5-5所示，如果XT2CLK信号
8、没有用作时钟MCLK和SMCLK，可以通过置位控制位XT2OFF(BCSCTL1)关闭XT2。,图5-5 XT2的逻辑控制图,4. DCO振荡器 MSP430的两个外部振荡器产生的时钟信号都可以经1、2、4、8分频后用做系统主时钟MCLK。如果振荡器失效，DCO振荡器会自动被选作MCLK的时钟源，因此由振荡器失效引起的NMI中断请求可以得到响应，甚至在CPU关闭的情况下也能得到处理。MSP430可以让任意被允许的中断请求在低功耗模式下得到服务，甚至在LPM4模式下。MCLK在中断服务时自动有效。 DCO振荡器是一个可数字控制的RC振荡器，它的频率随供电电压、环境温度的变化而变化，具有一定的不稳
9、定性。DCO频率可以通过DCO控制寄存器中的控制位来增强振荡频率的稳定性。,当DCO信号没有用作SMCLK和MCLK时钟信号时，可以用状态寄存器SR中的控制位SCG0关闭直流发生器，直流发生器消耗的电流定义了DCOCLK的基本频率。DCO的控制逻辑如图5-6所示。,图5-6 DCO的控制逻辑,在信号复位(PUC)之后，由DCOCLK作MCLK的时钟信号，根据需要可将MCLK的时钟源另外设置为LFXT1或者XT2，设置顺序如下： 复位OSCOFF； 清除OFIFG； 延时等待至少50 s； 再次检查OFIFG，如果仍然置位，则重复步骤，直到OFIFG=0为止。,程序如下： ;Select LFX
10、T1 (HF mode) for MCLK BIC #OSCOFF，SR ；Turn on osc. BIS.B #XTS, BCSCTL1 ；HF mode L1 BIC.B #OFIFG,&IFG1 ；Clear OFIFG MOV #OFFH,R15 ；Delay L2 DEC R15 JNZ L2 BIT.B #OFIFG, &IFG1 ；Re-test OFIFG JNZ L1 ；Repeat test if needed BIS.B #SELM1+SELM0,&BCSCTL2 ；Select LFXT1CLK,5. 基本时钟模块失效操作 基本时钟模块具有振荡器失效检测功能。振荡器失
11、效检测器是能够监控LFXT1CLK(在HF模式)和XT2CLK的一个模拟电路。当任意一个时钟信号在大约50 s内不出现时，可以检测出振荡器失效。当检测到振荡器失效并且在MCLK来源于LFXT1(在HF模式)或XT2时，DCO振荡器会自动被选作MCLK的时钟源，因此在振荡器失效的情况下，代码可以继续执行。,6. 基本时钟模块寄存器 这里以MSP430F1XX系列为例，介绍时钟模块的3个控制寄存器，如表5-1所示。,表5-1 MSP430F1XX时钟模块寄存器,(1) DCOCTL：DCO控制寄存器，用户可以通过灵活设置DCOCTL得到所需频率。各位定义如下：,DCO.0DCO.2：定义8种频率之
12、一，可分段调节DCOCLK频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。 MOD.0MOD.4：定义在32个DCO周期中插入的fDCO+1周期个数，而在余下的DCO周期中为fDCO周期，控制切换DCO和DCO+1选择的两种频率。如果DCO常数为7，则已选择最高频率，此时不能用MOD.0MOD.4进行调整。,(2) BCSCTL1：基本时钟系统控制寄存器1。其各位定义如下：,XT2OFF：控制XT2振荡器的开启与关闭。 0 XT2振荡器开启； 1 XT2振荡器关闭(默认XT2关闭)。 XTS：控制LFXT1工作模式，选择需结合实际晶体振荡器连接情况。 0 LFXT1工作在低频模
13、式(默认低频模式)； 1 LFXT1工作在高频模式(必须连接有相应高频时钟源)。,DIVA.0 DIVA.1：控制ACLK分频。,XT5V：此位需为。 Rsel.0，Rsel.1，Rsel.2： 三位控制某个内部电阻以决定标称频率。,图5-7 DCO频率的调整,(3) BCSCTL2：基本时钟系统控制寄存器2。各位定义如下：,SELM.0, SELM.1：选择MCLK时钟源。,DIVM.0，DIVM.1：选择MCLK分频。,SELS：选择SMCLK时钟源。 0 时钟源为DCOCLK(默认时钟源)； 1 片内有XT2的，时钟源为XT2CLK，片内无XT2的，时钟源为LFXT1CLK。 DIVS.
14、0，DIVS.1：选择SMCLK分频。,DCOR：选择DCO电阻。 0 内部电阻； 1 外部电阻。,7. MSP430F4XX系列时钟模块 MSP430F4XX系列的时钟模块中使用了增强型锁频环技术FLL+，时钟模块同样有DCO、LFXT1振荡器和LFXT2振荡器(41/42系列没有LFXT2振荡器)，硬件可自动调整DCO频率，支持时钟配置的超低功耗应用，可以在低频振荡器的驱动下得到较高的稳定频率。 如图5-8所示，MSP430F4XX的时钟模块的3个时钟源(LFXT1CLK、 XT2CLK、DCOCLK)可提供4种时钟信号：, ACLK(辅助时钟)：ACLK来自LFXT1CLK信号，ACLK
15、可由软件选作各外围模块的时钟信号，一般用于低速外设。 ACLK/n：ACLK经1、2、4、8分频后由引脚P1.5输出，仅供外部电路使用。这可保证MSP430F4XX和MSP430X1XX系列的时钟系统相兼容。 MCLK(系统主时钟)：MCLK可由软件选择来自LFXT1CLK、XT2CLK(器件具有XT2CLK)和DCOCLK三者之一，然后经1、2、4、8分频得到。MCLK主要用于CPU和 系统。,图5-8 MSP430F4XX时钟模块, SMCLK(子系统时钟)：可由软件选择来自XT2CLK(器件具有XT2CLK)和DCOCLK，SMCLK主要用于高速外围模块。 MSP430系列FLL+时钟系统支持以下情况： 快速响应硬件要求或者外部事情请求，设为高频率(DCO/FLL+XT1)。 降低电流消耗，设为低频率(LF)。 定时应用时采用稳定的外部时钟源。 允许最短延迟时间启动 停止操作(DCO)。,1) FLL+运行模式 当RC振荡器受温度和压力的影响而使频率发生偏移时，FLL+通过比较ACLK和DCOCLK/(N+1)的大小，由频率积分器产生一个10位的频率偏差，积分器根据这个偏差控制调整DCOCLK的频率，形成一个调整反馈环。DCO频率积分器的输出可以在SCFI0和SCFI1中读出。计数器在每个ACLK周期进行+1或-1调整。频率积分器的10位是由硬件自动调节的
