《微机原理与接口技术 教学课件 ppt 作者 李燕萍 华继钊 凌海云 02》由会员分享，可在线阅读，更多相关《微机原理与接口技术 教学课件 ppt 作者 李燕萍 华继钊 凌海云 02（42页珍藏版）》请在金锄头文库上搜索。
1、2019/5/20,1,第2章 8086微处理器,2019/5/20,2,本章主要内容,2.1 8086微处理器的基本结构,2.2 8086的存储器管理,2.3 8086的编程结构,2.4 8086的两种工作模式,2.5 8086的总线与时序,2019/5/20,3,2.1 8086微处理器的基本结构,2019/5/20,4,2.1.1 8086的内部结构,8086微处理器内部由算术逻辑器（ALU）、通用寄存器、段寄存器、专用寄存器、控制器、总线控制逻辑、指令队列及地址加法器等单元组成。从功能上来看，8086 CPU分成两部分：总线接口部件BIU（Bus Interface Unit）和执行部
2、件EU（Execution Unit）。 1执行部件EU EU负责指令的译码和执行，包括ALU（算术逻辑单元）、寄存器组、EU控制器等，主要进行8位及16位的二进制运算。,2019/5/20,5,2总线接口部件BIU 1）功能 BIU负责与存储器及I/O接口之间的数据传送操作。 2）组成 段寄存器、16位指令指针寄存器IP、20位地址加法器 、6字节指令队列缓冲器、总线控制逻辑 3）特点 8086 CPU的指令队列大小为6个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，可以提高CPU的工作效率。,2019/5/20,6,38086 CPU工作过程 （1）首先在代码段寄存
3、器CS中的16位段基地址的最低位后面补4个0，加上指令指针寄存器IP中的16位偏移地址，通过地址加法器产生20位物理地址。 （2）EU从指令队列中取走指令，经指令译码后，向BIU申请从存储器或I/O端口读写操作数。 （3）指令指针寄存器IP由BIU自动修改，指向下一条指令在现行代码段内的偏移地址。,2019/5/20,7,4BIU与EU的动作协调原则 （1）每当8086的指令队列中有两个空字节， BIU就会自动把指令取到指令队列中。其取指令的顺序是指令在程序中出现的前后顺序。 （2）每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。 （3）
4、当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。 （4）在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。,2019/5/20,8,2.1.2 8086的外部结构,1引脚结构 8086 CPU芯片都是双列直插式集成电路芯片，40条引脚，其中20条地址线和16条数据线复用，另4条地址线与状态信号线复用，再加上控制信号、电源、地线等，芯片的引脚比较多。40个引脚中，32个引脚在两种不同的工作模式下的名称和功能是相同的，还有8个引脚在不同的工作模式下，具有不同的名称和功
5、能。,2019/5/20,9,2引脚功能 1）地址总线和数据总线（21条） （1）AD15AD0：分时复用的地址数据线，双向，输入/输出，三态。 （2）A19/S6A16/S3：地址/状态复用引脚，输出，三态。 （3）/S7：高8位允许/状态复用引脚，输出，三态。,2019/5/20,10,2）控制和状态线 （1） ：读选通，输出，三态。 （2）READY：准备就绪，输入，高电平有效。 （3）INTR：可屏蔽中断请求，输入，高电平有效。 （4） ：测试，输入，低电平有效。 （5）NMI（Non-Maskable Interrupt）：不可屏蔽中断请求线，输入，上升沿有效。 （6）RESET：系
6、统复位，输入，该信号必须保持4个时钟周期的高电平才有效。 （7）CLK：时钟，输入 （8）Vcc：5V电源线，输入。 （9）GND：接地，输入。 （10）MN/：最小/最大模式选择，输入。,2019/5/20,11,3）控制和状态线（在“最小模式”系统，8条） （1）M/ ：存储器或输入/输出控制，输出，三态。 （2） ：写信号，输出，三态。 （3） ：中断响应，输出，响应INTR，用来对外设的中断请求做出响应。 （4）ALE（Address Latch Enable）：地址锁存允许，输出 （5）DT/（Data Transmit/Receive）：数据发送/接收，输出，三态。 （6） ：数据
7、允许信号输出端，输出，三态。 （7）HOLD（Hold Request）：总线保持请求，输入。 （8）HLDA（Hold Acknowledge）：总线保持响应，输出。,2019/5/20,12,4）控制和状态线（在“最大模式”系统，8条） （1） ， ， ：总线周期状态信号，输出。 （2） /GT0、 /GT1（Request/Grant）：总线请求/允许，输入/输出，三态。 （3） ：总线锁定信号，输出，三态。 （4）QS1、QS0：指令队列状态，输出。,2019/5/20,13,2.2 8086的存储器管理,2019/5/20,14,2.2.1 存储器地址空间和数据存储格式,1存储器地址
8、空间 8086的存储器都是以字节（8位）为单位组织的。它们具有20条地址总线，所以可寻址的存储器地址空间容量为1MB字节。每个字节对应一个唯一的地址，地址范围为0220（用16进制表示为00000FFFFFH）。,2019/5/20,15,2数据存储格式 8086有16根数据线，可以进行16位或8位运算。8位二进制数组成一个字节（Byte），两个字节组成一个字（Word）。存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。,2019/5/20,16,2.2.2 存储器分段,
9、1分段 8086程序把1MB的存储空间看成为一组存储段，各段的功能由具体用途而定，分别为代码段、堆栈段、数据段和附加段。一个存储段是存储器的一个逻辑单位，其长度可达64K字节，每个段都由连续的存储单元构成，并是存储器中独立的、可分别寻址的单位。,2019/5/20,17,2逻辑地址与物理地址 1）逻辑地址 程序中使用的存储单元地址称为逻辑地址，其形式为段基址：段内偏移地址。段基址由段寄存器（CS、DS、SS、ES）提供，而段内偏移地址由IP或寻址方式产生的有效地址提供。 2）物理地址 在地址总线上提供的访问存储单元的地址码称为物理地址。,2019/5/20,18,3存储器的段隐含与段替换 80
10、86汇编程序中，一般不在指令中给出存储器操作数的段寄存器，而是由不同性质的操作隐含使用。当然也可以在指令中加上“CS”、“DS”、“SS”、“ES”等段前缀，以明确指定的段寄存器来替代隐含的段寄存器，这称为存储器操作数存取的段替换。,2019/5/20,19,2.3 8086的编程结构,2019/5/20,20,8086 CPU中有14个16位的寄存器，按用途分为4类。 1通用寄存器组 通用寄存器组分为3类。 1）数据寄存器 数据寄存器包括累加器AX、基址寄存器BX、计数寄存器CX和数据寄存器DX。 2）地址指针寄存器 地址指针寄存器有堆栈指针寄存器SP和基址指针寄存器BP两个。 3）变址寄存
11、器 变址寄存器有源变址寄存器SI和目的变址寄存器DI两个。,2019/5/20,21,2指令指针IP（Instruction Pointer） 指令指针寄存器IP是一个16位专用寄存器，它指向当前需要取出的指令字节，当BIU从内存中取出一个指令字节后，IP就自动加1，指向下一个指令字节。注意，IP指向的是指令地址的段内地址偏移量，又称为偏移地址（Offset Address）或有效地址（EA，Effective Address）。它与CS段寄存器内容的左移四位值相加，求得下一条指令在1MB空间中的物理地址，即CS16IP。,2019/5/20,22,3标志寄存器FR（Flag Register
12、） 8086 CPU设置了一个16位的标志寄存器FR， FR的9个标志按作用可分为两大类，一类叫状态标志，用来表示运算结果的特征，另一类叫控制标志，用来控制CPU的操作。,2019/5/20,23,1）状态标志 CF（Carry Flag）进位标志位 AF（Auxiliary Carry Flag）辅助进位标志位 OF（Overflow Flag）溢出标志位 SF（Sign Flag）符号标志位 ZF（Zero Flag）零标志位 PF（Parity Flag）奇偶标志位 2）控制标志位 DF（Direction Flag）方向标志位 IF（Interrupt Flag）中断允许标志位 TF（
13、Trap Flag）陷井标志位,2019/5/20,24,4段寄存器组（Segment Register） 段寄存器组由CS、DS、SS和ES四个16位的寄存器组成。 CS：代码段寄存器，存放当前执行的指令在内存中的段地址。DS：数据段寄存器，存放当前数据段的段地址。 SS：堆栈段寄存器，存放当前堆栈段的段地址。 ES：附加段寄存器，附加段是一个附加的数据段。,2019/5/20,25,2.4 8086的两种工作模式,2019/5/20,26,2.4.1 最小工作模式,最小工作模式是8086 CPU最基本的配置，是单微处理器系统。 1时钟发生器8284 8086典型配置中有一个时钟发生器828
14、4A，它的功能为：产生系统的时钟信号，对准备信号READY及复位信号RESET进行同步。 2地址锁存器8282/8283 8282是8位地址锁存器，三态传输。它有8个输入端DI0DI7和8个输出端DO0DO7。,2019/5/20,27,3数据收发器8286/8287 在小型单板机中，AD0AD15可直接用作数据线。多数情况下系统有多个接口，8086的AD0AD15通过收发器8286与外部连接，既可简化对接口的要求又可提高数据线的驱动能力。,2019/5/20,28,2.4.2 最大工作模式,最大工作模式系统是由多个微处理器/协处理器构成的多机系统，CPU引脚MN/接地（GND）。在最小模式的
15、配置上，增加了总线控制器（8288），总线裁决器（8289）。 1总线控制器8288 8086 CPU在最大模式下，不再直接提供系统所需的控制信号，而是通过、和三脚输出总线状态信号，经8288译码产生相应的总线命令和控制命令。8288总线控制器是8086工作在最大模式下构成系统时必不可少的支持芯片。,2019/5/20,29,2总线裁决器8289 总线裁决器8289与总线控制器相互配合，可解决多个处理器同时申请使用系统总线的问题。在有多个主控制器同时要求使用总线时，由8289总线裁决器进行裁决，裁决方式有三种：并行优先级裁决，串行优先级裁决，循环优先级裁决。,2019/5/20,30,2.5
16、8086的总线与时序,2019/5/20,31,2.5.1 总线,1概念 数字计算机是由若干个系统部件组成的，这些系统部件有条不紊地工作，才能构成一个完整的计算机系统。总线是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。在微机系统中，有各式各样的总线，可以从不同的角度对其分类。按照总线在微机中的层次位置来分类，可分为片内总线、片总线、系统总线和设备总线。,2019/5/20,32,2总线的功能 总线的功能总体来说就是完成计算机各个部件之间的各类信息传送，这些信息包括地址、数据和控制信息。 具体来说总线具有四种功能。 数据传输功能 中断功能。 多主设备支持功能 错误处理功能,2019/5/20,33,3总线的特性 总线标准的特性通常如下。 物理特性 功能特性 电气特性 时间特性 4总线的标准化 微型计算机系统中采用的标准总线种类很多，有ISA总线（又称PC AT总线）、EISA总线和MC
