《数字电子技术及应用 教学课件 ppt 作者 李继凯 杨艳 第7章 半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《数字电子技术及应用 教学课件 ppt 作者 李继凯 杨艳 第7章 半导体存储器和可编程逻辑器件（52页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术及应用,第7章 半导体存储器和可编程逻辑器件,7.1 概述,半导体存储器和可编程逻辑器件(Programmable Logic Device，PLD）都属于大规模集成电路（LSIC）或超大规模集成电路(VLSIC)。LSIC/VLSIC从应用角度可分为通用型、专用型、半定制专用型和用户可编程型四类。,通用型器件和SSIC、MSIC一样，是已经定型生产的标准化、系列化产品。 优点：集成度高、功能强、功耗小、价格便宜、适用面广； 缺点是逻辑功能固定 ，开发研制费用较高 。,专用集成电路（Application-Specific Integration Circuits，ASIC）是为某
2、类专门设备或某种专门用途，由工厂根据用户的电路设计图专门定制的具有特定功能的集成块，只能用于一种或几种专用设备和系统中。这类芯片比通用型芯片更有利于缩小系统体积，减少信号连线，提高电路可靠性，且利于电路保密。缺点是设计、生产成本高，研制周期长，所以除大批量生产外一般很少采用。,半定制专用型芯片（Semi-Custom Application-Specific Integration Circuits，SCASIC）是介于通用型和专用型之间的一种LSICVLSIC。较典型的有门阵列（Gate Array，GA）和标准单元（Standard Cell，SC）两种。这种芯片的研制工作通常是在用户和厂
3、家的密切协作下完成的 。,用户可编程型电路，是一种可由用户自己定义或改写功能的逻辑器件，称为可编程逻辑器件（PLD）。利用PLD进行逻辑设计，不仅设计灵活方便，而且具有较理想的性价比，较高的性能指标，较低的风险和较短的设计周期，特别适于需要反复调试、修改的研制性设计。,PLD是20世纪70年代发展起来的一种新型LSICVLSIC逻辑器件。从那时以来，它大体经历了PROM、PLA、PAL、GAL、EPLD、FPGA和CPLD等发展过程。其中PROM、PLA、PAL和GAL通常称为简单可编程逻辑器件（Simple PLD ，SPLD）或低密度可编程逻辑器件（Low Density PLD ，LDP
4、LD），而EPLD、FPGA和CPLD则被称为高密度可编程逻辑器件（High Density PLD ，HDPLD）。,7.2 半导体存储器,能存储大量二值信息的器件,存储器的容量：存储器的容量=字数（m）位数（n） 例： 2108,性能指标,存储容量,存储时间,分类,只读存储器（Read-Only Memory，ROM）,随机存取存储器（Random Access Memory，RAM）,7.2.1 随机存取存储器（RAM）,1RAM的基本结构,存储单元有静态存储单元和动态存储单元两种。,（1）存储矩阵, 静态随机存储器(SRAM)的存储单元, 动态随机存储器(DRAM)的存储单元,RAM的
5、动态存储单元是利用MOS管栅极电容可以存储电荷的原理制成的。,（2）地址译码器,地址译码器就是用于实现对RAM芯片中字单元的选择，即地址选择。 由于RAM芯片的存储容量一般都很大，所以地址译码器多采用双译码结构，即将输入地址分为两部分，分别由行译码器和列译码器进行译码。,2. 集成RAM芯片,RAM芯片举例,MCM6264是CMOS静态RAM。 存储容量：2138=8K8（位）,7.2.2 只读存储器,1ROM的基本结构,存储容量：2nm（位）,实际上，ROM的地址译码器就是由大量“与”门组成的，称为“与”阵列；而存储矩阵则由大量“或”门组成，称为“或”阵列。,任何逻辑函数写成最小项表达式后都
6、是若干个最小项之和，所以利用上述ROM结构，可以实现任意包含n变量的逻辑函数。由此可见，ROM不仅可作为只读存储器使用，也可用于实现任意组合逻辑函数。,图中，“与”阵列包含2n个n端输入“与门”，产生2n个输出，每个输出代表一个包含n变量A0An-1的最小项。“或”阵列包含的“或”门个数就是ROM的输出端数，即存储字的位数m，每个“或”门输出端得到的是若干个最小项之和。,44位MOS场效应管ROM,ROM电路中每个位单元所存储的数据，是以该单元是否设置MOS场效应管（也可以是二极管或双极型三极管）来表示的，设置了管子表示存入“1”，未设置管子表示存入“0”（当然也可以相反）。,ROM的分类,按
7、或阵列所用器件类型不同，有二极管ROM、双极型三极管ROM和MOS场效应管ROM之分。,根据存储内容写入方式的不同 ，可分为,固定ROM ，也称掩膜ROM,可编程ROM（PROM）,可擦除可编程ROM：有光擦除（EPROM）和电擦除（E2PROM）两种。,特点：出厂时已固定，不能更改,允许用户根据需要自己写入，但只能写入一次，一经写入便不能再改写,存储内容写入后，可用紫外线照射方法或电擦除方法擦除，然后允许再写入新的内容，不过这种改写操作较复杂且费时，所以正常工作时仍只进行读出操作。,2.集成ROM芯片,举例： Intel2716EPROM （24脚双列直插式LSIC芯片 ）,工作方式：1读出
8、方式；2功率下降；3编程方式； 4编程禁止方式；5编程检验方式。,7.2.3 半导体存储器的应用,（1）字长（位数）扩展 指存储器字数不变，只增加存储器的位数 接法：将各片存储器的地址线、读/写信号线、片选信号线对应地并接在一起。,例：用2561的RAM 2568位的存储系统,1存储器容量的扩展,（2）字扩展,指扩展成的存储器字数增加而数据位数不变,例：用16片1K4位RAM16K4位 存储器,字扩展通常是利用外加译码器控制存储芯片的片选信号端来实现。,例7.2.1 用ROM实现下列组合逻辑函数。,解：,2.用存储器实现组合逻辑函数,例7.2.2 试用ROM设计一个八段字符显示译码器。,7.3
9、 可编程逻辑器件,7.3.1 可编程逻辑器件的基本概念,数字集成电路从功能上分为通用型、专用型两大类。 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。 3.PLD的发展和分类:,PLA 可编程逻辑阵列 PAL 可编程阵列逻辑 GAL 通用阵列逻辑 CPLD 复杂可编程逻辑器件 FPGA 现场可编程门阵列,低密度PLD（或称简单PLD）,高密度PLD,1PLD的基本结构,2PLD的电路符号,表示两条线通过编程相连 表示两条线是硬件连接的 没有连接符号两条线表示不相连,3PLD的分类,PLD的分类方法很多，通常根据PLD的各个部分是否可以编程或组态，
10、 将PLD分为PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等四类。,图,7.3.,4,PL,A,的,阵列结构,图,7.3.5,PAL,（,GAL,）,的阵列结构,PLD的分类方法：, 按集成度来区分,简单PLD（集成度较低）,复杂PLD（集成度较高）,PROM、PLA、PAL、GAL,CPLD、FPGA, 从结构上来区分,一类是乘积项结构器件，其基本结构为“与或阵列”的器件，大部分简单PLD和CPLD都属于这个范畴 。,另一类是查表结构器件（SRAM结构）。由简单的查找表组成可编程门，再构成阵列形式，FPGA就属于此类器件。, 从编程
11、工艺上区分,一类是E2PROM型，现有的大部分CPLD及GAL器件都采用此种结构,另一类是SRAM型，即SRAM查找表结构的器件，大部分的FPGA器件都是采用此种编程工艺。,7.3.2 可编程逻辑阵列,没有存储单元，用于设计组合逻辑电路，属于组合逻辑型PLA,时序逻辑型PLA,将触发器的输出反馈到与阵列上,7.3.3 可编程阵列逻辑 1.PAL的基本电路结构 由可编程的与阵列、固定的或阵列和输入、输出缓冲 电路组成。,专用输出结构,具有可编程输入输出结构的PAL16L8的逻辑图。它有10个固定的变量输入端（引脚19，引脚11）、两个固定的输出端（引脚12,19）和6个可编程输入输出端（引脚13
12、18）。这6个端子（通过编程）既可作为输入端使用又可作为输出端使用。与阵列能产生64个乘积项，或阵列最多可以同时产生8个输出函数。如果将6个可编程输入输出端全部设置为输入端时，它的变量输入端最多可达16个。,PAL16L8,输出缓冲电路中含有4个触发器，而且触发器的输出又全都反馈到了与阵列上，所以不仅可以用它设计组合逻辑电路，还可以用来设计时序逻辑电路。,PAL16R4,7.3.4 通用阵列逻辑,通用阵列逻辑GAL是通用性更强的可编程逻辑器件 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC,编程单元 采用E2CMOS 可改写,GAL16V8,GAL16V8的O
13、LMC,7.3.5 复杂可编程逻辑器件,CPLD由若干可编程的通用逻辑模块（generic logic block，GLB）、可编程的输入输出模块（input/output block，IOB）和可编程的内部连线组成。,GLB中的宏单元 每个GLB中包含820个宏单元，规模较大的CPLD中可包含1000多个。,CPLD中的IOB结构,7.3.6 现场可编程门阵列,包含若干个可编程逻辑模块（CLB）、可编程输入输出模 块IOB和一整套的可编程内部资源。,以Xilinx公司的XC2064为例 1. CLB,包含一个组合逻辑电路、一个D触发器和6个数据选择器。 可构成时序电路。,2. IOB,由三态
14、输出缓冲器、输入缓冲器、D触发器和两个数据选择器组成。 可以设置为输入/输出；输入时可设置为同步、异步。,3. 内部互连资源,包含许多水平方向和垂直方向的连线和可编程的开关矩阵SM， 以及许多可编程的连接点,7.3.7 PLD的编程及硬件描述语言,对PLD进行编程就是要设置其中每个可编程元件的开关状态。 早期的PLD均需 离线进行编程操作，使用开发系统； 目前在CPLD中多采用“在系统可编程（ISP）”技术。 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM）,二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试,硬件描述语言（hardware description language，HDL） 一种专门用于描述电路逻辑功能的计算机编程语言，能对任 何复杂的数字电路进行全面的逻辑功能描述。 VHDL ：针对超高速数字集成电路的硬件描述语言 Verilog：和C语言有很多相似之处,第7章 习题 7.1 7.2 7.4 7.6 7.7 7.8 7.12,
