《单片机原理及其应用幻灯片--第七章-1》由会员分享，可在线阅读，更多相关《单片机原理及其应用幻灯片--第七章-1（53页珍藏版）》请在金锄头文库上搜索。
1、1,单片机原理及其应用,(Principle and Application of Single Chip Microcomputer),2,第1章 概述 第2章 MCS-51单片机硬件结构 第3章 MCS-51寻址方式和指令系统 第4章 MCS-51汇编程序设计 第5章 中断系统 第6章 定时器/计数器及串行口 第7章 存储器扩展 第8章 接口电路扩展 第9章 应用举例,3,第7章 MCS-51单片机系统扩展技术,7.1 MCS-51单片机系统扩展的基本概念 7.2 存储器地址空间分配 7.3 程序存储器扩展技术 7.4 数据存储器扩展技术 7.5 存储器混合扩展技术 7.6 E2PROM的
2、扩展技术 7.7 输入/输出口扩展技术,4,7.1 MCS-51单片机系统扩展的基本概念,7.1.1 MCS-51单片机最小应用系统 7.1.2 MCS-51单片机的外部扩展性能,5,7.1.1 MCS-51单片机最小应用系统,18051/8751最小应用系统（如图7-1所示）。 由于集成度的限制，最小应用系统只能用作一些小 型的控制单元。其应用特点是： （1）全部I/O口线均可供用户使用。 （2）内部存储器容量有限（只有4KB地址空间）。 （3）应用系统开发具有特殊性。,图7-1 8051/8751 最小应用系统,6,28031最小应用系统 8031片内无程序存储器，其最小应用系统应在片外
3、扩展EPROM。图7-2为用8031外接程序存储器构成的 最小系统。,图7-2 8031最小应用系统,7,7.1.2 MCS-51单片机的外部扩展性能,1MCS-51单片机的片外总线结构 MCS-51单片机片外引脚可以构成如图7-3所示的三总 线结构： 所有外部芯片都通过这三组总线进行扩展。,图7-3 MCS-51系统扩展,哈佛结构：程序存储器与数据存储器空间独立 冯诺伊曼结构（普林斯顿结构）：程序存储器与数 据存储器空间合用,8,图7-4 8031单片机总线构造,2. 构造系统总线,9,（1）P0口作为低8位地址/数据总线,（2）P2口作为高8位地址总线,图7-5 地址总线扩展,10,（3）
4、控制总线 ALE: 低8位地址锁存信号 /PSEN: 程序存储器读信号 /EA: 内/外部程序存储器选择信号 /RD: 外部数据存储器读信号 /WR: 外部数据存储器写信号,11,3MCS-51单片机的系统扩展能力 * 当系统要大量配置外围设备(扩展较多的I/O口)时，将占去大量的RAM地址。 * 串行扩展技术：用并行3总线扩展是单片机应用中的主要方法。但是，扩展时，连线多，器件占据电路板空间较大。串行接口器件体积小，连线少（34根），可以简化器件的连接。串行接口有三线的SPI, 双线的 I2C。 * 当应用系统存储扩展容量或扩展I/O口地址超过单片机地址总线范围时，可用换体法解决。如图7-6
5、所示。,12,图7-6 用I/O线来控制片外存储器换体,13,7.2 存储器地址空间分配,7.2.1 存储器读写控制 EPROM: 只读，读引脚 /OE 通常接 /PSEN。 RAM: 可读可写，读引脚 /OE 接 /RD, 写引脚 /WE 接 /WR。,7.2.2 存储器地址空间分配 扩展多片存储器、I/O接口：区分各个存储器芯片 和接口芯片是单片机扩展应用时要解决的问题。 存储空间的分配，使一个存储单元对应一个地址, 把ROM、RAM、I/O分配在不同的地址范围。,14,1）线选法扩展存储器,线选法：直接用高位地址作为存储器（I/O芯片）的片选信号。把选中的地址线与存储器的片选端相连即可。
6、 优点：电路简单、不用地址译码芯片。缺点：可寻址的器件数目受限、地址空间不连续、存储单元地址不唯一，只用于简单的系统。,单个存储器芯片容量小于存储空间容量时，选存储单元分为选片和选片内单元两种选择。通常用地址高位选片子(片选)，地址低位作片内单元选择。 片选信号是对地址总线进行译码获得的。 译码方法有: 线(性)选法 和 (地址)译码法两种形式。,15,某单片机系统需扩展8KB的EPROM(27322), 4KB的 RAM(61162)。地址连线见下图。,图7-7 线选法举例,2732有12根地址线，6116有11根地址线，连接低位地址。各片片选端接分别接高四位地址。,16,地址范围确定,P2
7、.7 P2.0 2732(1): 0 1 1 1-0 0 0 0 0 0 0 0 0 0 0 0 (7000H) 0 1 1 1-1 1 1 1 1 1 1 1 1 1 1 1 (7FFFH),P2.6 P2.0 2732(2): 1 0 1 1-0 0 0 0 0 0 0 0 0 0 0 0 (B000H) 1 0 1 1-1 1 1 1 1 1 1 1 1 1 1 1 (BFFFH),P2.4 P2.0 6116(1): 1 1 1 0-0 0 0 0 0 0 0 0 0 0 0 0 (E000H) 1 1 1 0-0 1 1 1 1 1 1 1 1 1 1 1 (E7FFH),P2.4
8、P2.0 6116(1): 1 1 1 0-1 0 0 0 0 0 0 0 0 0 0 0 (E800H) 1 1 1 0-1 1 1 1 1 1 1 1 1 1 1 1 (EFFFH),6116(2): (D000HD7FFH) (D800HDFFFH),17,2）译码法扩展存储器,用译码器对高位地址进行译码，分配存储空间。译码器输出作为芯片的片选信号。它能有效利用存储空间，适用于大容量多芯片存储器扩展。 常用译码器芯片：74LS138(3-8译码器）,18,扩展8片8KB的RAM6264, 只需将64KB分成8个8KB空间。,图中可见所有的地址线都参与了地址译码，称 为全地址译码。各个存储
9、单元有惟一的地址。,图7-8 64KB地址空间分配,19,如何把64KB划分成每块4KB的空间？ 4832KB, 需15根地址参加译码。12根用于片 内单元译码，3根用于片选译码。P2.7未参与译码， 但它决定了选择前32KB还是后32KB。可能造成空间重 叠。 下图用P2.7控制138，选择了前32KB空间。,图7-9 32KB地址空间分配,20,7.2.2 外部地址锁存器,1.74LS373 74LS373是三态8D锁存器。,/OE: 输出允许 G: 输入锁存选通,2. 74LS573 功能与74LS373一 样，引脚排列不同。,图7-10 373引脚与结构,图7-11 573引脚,21,
10、7.3 程序存储器扩展技术,7.3.1 程序存储器简介 7.3.2 程序存储器操作时序 7.3.3 EPROM扩展电路,22,7.3.1 程序存储器简介,1. 程序存储器的类型 程序存储器一般在工作时是只读的（ROM) (1) 掩模ROM (2) PROM 仅用于批量生产。 仅一次可编程。 (3) EPROM 可多次编程，紫外线擦除。 (4) E2PROM 可多次编程, 电擦除。写入速度慢。 (5) Flash ROM 可多次编程, 电擦除。写入速度快。可替代 E2PROM。很多单片机已将Flash ROM做在片内。,23,2. 常用EPROM芯片,27系列,Vcc: 工作电压 Vpp: 编程
11、电压 Im: 最大静态电流 Is: 维持电流 TRM: 最大读取时间,24,/CE: 片选 /OE: 输出允许 读出：/CE=0 ，未选中： /CE=1， /OEX,图7-12 常用EPROM芯片引脚图,25,图7-13 外部程序存储器操作时序,7.3.2 程序存储器操作时序,/PSEN接EPROM的/OE端。 每机器周期，ALE出现两次，下降沿锁存PCL。 /PSEN变低时，读入指令。,26,/PSEN接EPROM的/OE端。 第一个机器周期S2时, ALE下降沿锁存PCL。S3时，读入指 令。S5时 ALE下降沿锁存低数据地址。第二个机器周期总线 给数据存储器用。 执行一次MOVX指令将丢
12、失一次ALE脉冲。,27,7.3.3 EPROM扩展电路,12764A EPROM扩展电路,地址范围：0 0000 0000 0000H1 1111 1111 1111H=0000H1FFFH,图7-15 2764 EPROM扩展电路,28,227128 EPROM扩展电路,地址范围：00 0000 0000 0000H11 1111 1111 1111H=0000H3FFFH,图7-16 27128 EPROM扩展电路,29,地址分配：27128(1) : 0000H3FFFH 27128(2) : 4000H7FFFH 27128(3) : 8000HBFFFH 27128(4) : C0
13、00HFFFFH,3四片27128 EPROM扩展电路,30,7.4 数据存储器扩展,7.4.1 常用静态RAM芯片 7.4.2 数据存储器操作时序 7.4.3 静态RAM扩展电路,31,常用的静态RAM芯片有6116(2k8)，6264(8k8)， 62128 (16k8)，62256(32k*8)等。,7.4.1 常用静态RAM芯片,/CE: 片选 /OE: 读选通 /WE: 写允许 CS: 6264片选,图7-18 常用RAM引脚图,32,7.4.2 数据存储器操作时序,1. ALE高电平期间，地址变为有效。下降沿锁存低8位地址。 2. 在第一周期S6状态,P0浮空。 3. 在第二周期S
14、1状态起，/RD有效。存储器指定地址单元送出数据，进入P0。S2状态CPU读入数据。 4. S3状态末 /RD变无效。,图7-19 片外RAM操作时序,33,1. ALE高电平期间，地址变为有效。下降沿锁存低8位地址。 2. 在第一周期S6状态,P0浮空。 3. 在第二周期S1状态起，/WR有效。CPU输出数据到P0，在地址译码和/WR作用下，P0上数据进入相应的存储单元。 4. S3状态末 /WR变无效。,图7-20 片外RAM操作时序,34,7.4.3 静态RAM扩展电路,1单片6264静态RAM扩展,地址范围：00 0000 0000 0000H01 1111 1111 1111H 00
15、00H1FFFH, 2000H3FFFH ,图7-21 6264扩展图,35,IC1地址：1100 0000 0000 00001101 1111 1111 1111 (C000HDFFFH) IC2地址：1010 0000 0000 00001011 1111 1111 1111 (A000HBFFFH) IC3地址：0110 0000 0000 00000111 1111 1111 1111 (6000H7FFFH),2多片6264静态RAM扩展,图7-22 线选法3片6264扩展图,36,IC1地址: 0000 0000 0000 00000011 1111 1111 1111 (000
16、0H3FFFH) IC2地址: 0100 0000 0000 00000111 1111 1111 1111 (4000H7FFFH) IC3地址: 1000 0000 0000 00001011 1111 1111 1111 (8000HBFFFH) IC4地址: 1100 0000 0000 00001111 1111 1111 1111 (C000HFFFFH),3多片62128静态RAM扩展,图7-23 译码器法片外存储器扩展图,37,7.5 存储器混合扩展技术 前面分别介绍了程序存储器和数据存储器的单独扩展技术。在实际应用中往往ROM和RAM都要扩展。 ROM读用/PSEN控制，RAM读写用/RD和/WR控制。,1.
