《单片机原理与应用授课ppt(东北石油大学教学幻灯片-李玉爽)-第六章》由会员分享，可在线阅读，更多相关《单片机原理与应用授课ppt(东北石油大学教学幻灯片-李玉爽)-第六章（55页珍藏版）》请在金锄头文库上搜索。
1、第六章 MCS-51存储器和I/O扩展 6-1 存储器扩展 6-2 并行I/O口扩展,6-1 存储器扩展 一、MCS-51总线扩展结构 1、单片机系统结构,2、单片机总线扩展结构,（1） 地址线与存储器容量的关系 A7A0： 8根地址线， 有 28=256个单元 A9A0： 10根地址线， 有 210=1KB A10A0： 11根地址线， 有 211=2K A11A0： 12根地址线， 有 212=4K A12A0： 13根地址线， 有 213=8K 等等 （2）16位地址/8位数据的形成 51系列单片机P0口和P2口既是通用I/O口，同时 P0口还是分时复用的双向数据总线和低8位地址总线 （
2、一般需要加一级锁存器），而P2口则是高8位地址总 线。,低8位地址和数据的区分：ALE高电平信号与P0口有 效地址信号同时出现，ALE下降沿时锁存低8位地址， ALE低电平时P0口为数据。 高8位地址的形成：有P2口送出高8位地址，A15A8，在执行MOVX、MOVC指令时P2口数据作 为地址送出，常用来作为RAM、ROM的片选信号。 （3）地址锁存器-74LS373 （8D三态同相锁存器） 引脚功能： D7D0：8位并行数据输入端 Q7Q0：8位并行数据输出端 G： 为1时D端数据 = Q端数据，为0时Q端数据保持。 ：片选端，低电平有效,74LS373的引脚和示意图： 真值表： G D Q
3、 L H H H L H L L L L 不变 H 高阻,3、典型RAM和ROM芯片介绍 1) 半导体存储器的分为：RAM和ROM。RAM分为静态RAM（SRAM）和动态RAM（DRAM）两种。目前计算机内的主存储器都是DRAM。图示为静态RAM的原理图,2）6116的引脚结构如下图所示,6116-2K SRAM,6116引脚功能,A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND,Vcc A8 A9 WE OE A10 CE D7 D6 D5 D4 D3,6116,3）ROM的组成结构,典型的EPROM芯片有Intel公司的2716(2K8)、2732(4K8)、 27
4、64(8K8)、27128(16K8)、 27256(32K8)、27512(64K8)等。,2732-4K EPROM,2732引脚功能,A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND,Vcc A8 A9 A11 OE/Vpp A10 CE O7 O6 O5 O4 O3,2732,二、存储器扩展的基本方法 1、存储器扩展的基本问题。 1）扩展容量：16根地址线最大可扩展到64K 2）扩展要解决的问题：地址线、扩展芯片在64K范围内所占的地址范围 3）存储器扩展的编址：存储芯片片的选择、片内单元的编址 4）选择芯片的方法：片选技术 2、存储器扩展的片选技术 一般产生片
5、选有两种方法: 线选法和译码法。,（1）线选法 线选法用低位地址线对片内的存储单元进行寻址，所需的 地址线由片内地址线决定，用余下的高位地址线分别接至芯片 的片选端，以区分各芯片的地址范围。例如要扩展8K容量的外 RAM，地址线和片选如下： 地址线：log2(8K)log2（213）13条(A12A0) 片选线：余下的A15A13分别接至芯片的片选端。A15A13轮流 出现低电平，可保证一次只选一片。 用线选法扩展存储器的缺点 各芯片间地址不连续。而习惯上使用连续地址,如24K范围地址从0000H到5FFFH。 有相当数量的地址不能使用,否则造成片选混乱。,例6-1 扩展三片2K存储芯片，试用
6、线选法给出接线图和地址。 分析：显然要11根地址线和3根片选线，分配如下 低位地址线：P0.7P0.0-A7A0，P2.2P2.0-A10A8， 合成11根地址线； 高位地址线：P2.5、P2.4、P2.3-A13、A12、A11，作3片的片选， 余下： P2.7、P2.6不用，取00 扩展接线结构如图：,编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片 0 0 1 1 0 0 0 0 00H 0 0 1 1 0 1 1 1 FFH 2号片 0 0 1 0 1 0 0 0 00H 0 0 1 0 1 1 1 1 FFH 3号片 0
7、 0 0 1 1 0 0 0 00H 0 0 0 1 1 1 1 1 FFH 显然，三片的地址范围是： 1号片 3000H37FFH 2号片 2800H2FFFH 3号片 1800H1FFFH （2）译码法 译码法将低位地址总线直接连至各芯片的地址线,将高位地 址总线经地址译码器译码后作为各芯片的片选信号。 一般使用2/4译码器、3/8译码器，对P2口高位地址线进行译 码，适用于大规模扩展。,2/4译码器、3/8译码器的引脚图：如图所示 74LS139 74LS138,74LS138真值表 例如：在上例中同样扩展三片2K存储芯片，采用译码法 低位地址线：同前P0口A7A0，P2口A10A8，合
8、成作为11根地址线 2/4译码器作为片选,高位地址线：P2口A12、A11，作为译码器输入，利用2/4译 码输出端Y0、 Y1、 Y2作为片选。 三个信号作为 3片芯片的片选，实际上可选4片，本例只需3片 扩展接线结构如图：,编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片 0 0 0 0 0 0 0 0 00H 0 0 0 0 0 1 1 1 FFH 2号片 0 0 0 0 1 0 0 0 00H 0 0 0 0 1 1 1 1 FFH 3号片 0 0 0 1 0 0 0 0 00H 0 0 0 1 0 1 1 1 FFH 显然
9、，三片的地址范围是： 1号片 0000H07FFH 2号片 0800H0FFFH 3号片 1000H17FFH 3/8译码器作为片选 高位地址线：P2口A13、A12、A11，作为译码器输入，利用 3/8译码输出端Y0、 Y1、Y2三个信号作为 3片 芯片的片选，实际上可选8片，本例只需3片,扩展接线结构如图：,编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7P0.0 1号片 0 0 0 0 0 0 0 0 00H 0 0 0 0 0 1 1 1 FFH 2号片 0 0 0 0 1 0 0 0 00H 0 0 0 0 1 1 1 1 FFH 3号
10、片 0 0 0 1 0 0 0 0 00H 0 0 0 1 0 1 1 1 FFH 显然，三片的地址范围是： 1号片 0000H07FFH 2号片 0800H0FFFH 3号片 1000H17FFH 三、存储器扩展实例 1、 扩展外ROM 1）扩展一片4K容量的EPROM，2732 地址线：A11A0，共12根，接8031的P2.3.P2.0，P0.7P0.0 片选线：P2.7P2.4，不用，取0值，2732片选端直接接地，常选中。,扩展接线结构如图： 数据线：P0.7P0.02732的D7D0 控制线：PSEN2732的OE端，ALE锁存器74LS373门控端G 2732的地址范围：0000
11、H0FFFH,2）线选法扩展二片2K容量的EPROM，2716，共4K 地址线：A10A0，共11根，接8031的P2.2P2.0，P0.7P0.0 片选线：利用P2.3，加一个非门，接存储芯片的片选端，既 可完成2片的选择，而P2.72.4，取0值 数据线：P0.7P0.0分别接2片2732的D7D0 控制线：PSEN分别接2片2732的OE端 ALE 锁存器74LS373的门控端G 扩展的接线如下页图所示： 2732的地址范围： 1号片0000H07FFH 2号片0800H0FFFH,扩展的接线如下页图所示：,2、 扩展外RAM 1）扩展一片2K容量的RAM，6116 地址线：A10A0，
12、共11根，接8031的P2.2P2.0，P0.7P0.0 片选线：P2.7P2.3，不用，取0值，因为只扩展1片，6116片 选端直接接地，常选中 数据线：P0.7P0.06116的D7D0 控制线： WR6116的WE端 RD6116的OE端 ALE 锁存器74LS373的门控端G 6116的地址范围：0000H07FFH 2）线选法扩展二片2K容量的RAM，6116，一片4K容量的 ROM，2716 接线图如下页所示：,扩展一片2K容量的RAM，6116,线选法扩展二片2K容量，6116，一片4K容量，2716 2716：0000H07FFH 6116（1）：0000H07FFH 6116
13、（2）：0800H0FFFH,6-2 并行I/O口扩展 一、用74系列器件扩展并行I/O口 常用并行I/O扩展芯片，如74LS244、74LS245、273、74LS377等 1、74LS273,2、74LS244,3、扩展实例 高位地址组合法，如图所示：,输入：74LS244扩展K0K7 并由P2.0+RD端，全0时，74LS244选通读入 K0K7状态。 实现： MOV DPTR，#FEFFH MOVX A，DPTR ；读入 输出：74LS273扩展LED0LED7 并由P2.0+WR端，全0时， 74LS273将P0口数据 送出，控制LED0LED7 实现： MOVX DPTR，A ；输
14、出,二、可编程并行接口8255A 1、8255A的基本性能 可编程外设接口电路（Programmable Peripheral Interface)简称 PPI，型号为8255（改进型为8255A及8255A-5），具有24条输入/输出引脚、可编程的通用并行输入/输出接口电路。 8255A具有三个相互独立的输入/输出通道： 通道A、通道B、通道C。 A，B，C三通道可以联合使用，构成单线、双线或三线联络信号的并行接口。 此时C口完全服务于A、B口。 A口有三种工作方式：方式0、方式1、方式2。 B口有两种工作方式：方式0、方式1。,2、8255A内部结构 8255A内部结构由以下四部分组成： 数据端口A、B、C；A组控制和B组控制；读/写控制逻 辑电路；数据总线缓冲器。结构如图所示,端口A：包括一个 8 位的数据输出锁存/缓冲器和一个 8位的数据输入锁存器，可作为数据输入或输出端口
