《半导体存储器11》由会员分享，可在线阅读，更多相关《半导体存储器11（63页珍藏版）》请在金锄头文库上搜索。
1、本章重点介绍了常用的几种典型存储器芯片及其与CPU之间的连接与扩展问题。具体内容如下： 1、半导体存储器的分类 2、随机读写存储器 3、只读存储器 4、存储器与CPU的连接,教学内容,第5章 存储器,存储器是计算机的重要部件，有记忆功能，用来存放指令代码和操作数。,内存（主存)-主机内部由半导体器件构成,辅助存储器-位于主机外部用接口与主机连接,高速缓冲存储器-主存和微处理器之间,5.1 半导体存储器基础,一、半导体存储器的分类,1. 容量 存储器芯片的容量是以存储1位（bit）二进制数为单位的，因此存储器的容量即指每个存储器芯片所能存储的二进制数的位数。,存储器容量 = 存储单元数 x 位数
2、,例：1K x 8bit,虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型计算机中，一次可同时对2、4、8个单元进行访问 。,二、半导体存储器的技术指标,2. 存取速度 存储器芯片的存取速度是用存取时间来衡量的。它是指从CPU给出有效的存储器地址信息到完成有效数据存取所需要的时间。存取时间越短，则速度越快。超高速存储器的存取时间已小于20ns，中速存储器在100200ns之间，低速存储器的存取时间在300ns以上。,3. 可靠性,4. 功耗,5. 集成度,三、半导体存储器的基本结构,图1 半导体存储器组成框图,1存储体 每个基本存储电路存放一
3、位二进制信息，这些存储电路有规则地组织起来，构成了存储体(存储矩阵)。不同存取方式的芯片，采用的基本存储电路也不相同。 为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。这样，对于容量为2n个存储单元的存储体，需要n条地址线对其编址。若每个单元存放M位信息，则需要M条数据线传送数据，芯片的存储容量就可以表示为2nM位。,2外围电路 外围电路主要包括地址译码电路和由三态数据缓冲器、控制逻辑两部分组成的读/写控制电路 1) 地址译码电路 存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信号进行译码，经译码产生的选择信号可以惟一地选中片内某一存储单
4、元，在读/写控制电路的控制下可对该单元进行读/写操作。,2) 读/写控制电路 读/写控制电路，接收CPU发来的相关控制信号。三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。CPU发往存储芯片的控制信号主要有读/写信号(R/W)、片选信号(CS)等。,3地址译码方式 芯片内部的地址译码主要有两种方式，即单译码方式和双译码方式。单译码方式适用于小容量的存储芯片，对于容量较大的存储器芯片则应采用双译码方式。,1) 单译码方式 单译码方式，只用一个译码电路对所有地址信息进行译码。译码输出的选择线直接选中对应的单元。一根译码输出选择线对应一个存储单元，故在存储容量较大、
5、存储单元较多的情况下。,图 单译码方式,简单的16字4位的存储芯片为例。将所有基本存储电路排成16行4列。每一行对应一个字，每一列对应其中的一位。每一行的选择线和每一列的数据线是公共的。图中，A0A3 4根地址线经译码输出16根选择线，用于选择16个单元。例如，当A3A2A1A0=0000，而片选信号为CS=0，WR=1时，将0号单元中的信息读出。,2) 双译码方式 双译码方式，把n位地址线分成两部分，行选择线X和列选择线Y，分别进行译码。每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被选中。,当A4
6、A3A2A1A0=00000，A9A8A7A6A5=00000时，第0号单元被选中。通过数据线I/O实现数据的输入或输出。若采用单译码方式，将有1024根译码输出线。,5.2 只读存储器（ROM）,只读存储器具有掉电后信息不丢失特点（非易失性），又称为固定存储器和永久性存储器。用来存储程序。,MROM 掩膜型只读存储器 生产成本低，数据由厂家一次性写入，不能修改。,PROM 可编程只读存储器 MOS管串有一段“熔丝”构成，芯片出厂时所有“熔丝”均处于连通状态（“1”态），用户借助专用编程器一次性写入，若写入数据“0”位，则“熔丝”断开，不可恢复。,EPROM 可擦除可编程只读存储器 用户借助仿
7、真器，选择适当的写入电压，将程序写入EPROM ，擦除时利用紫外线照射。擦净后，读出的状态为“FFH” ,可重复写入上万次。,EPROM存储电路,EPROM 芯片型号有： 2716(2K8)2732(4K8)2764(8K8)7128(16K8)等,可与相同容量的SRAM引脚兼容。,2764A功能框图,EEPROM(E2PROM)：电擦除可编程只读存储器 用专门的擦除器擦除，可在线擦除和编程、 写入过程中自动擦除并写入，但擦除时间约10ms。,高压（+21V）编程2816、2817 低压（+5V） 编程2816A、2864A、28512A、28010(1MB)、28040(4MB)、NMC98
8、C64A。 读取时间为120150ns，字节擦和写时间约10ms左右， 需用程序延时。,闪速存储器（Flash Memory）,采用非挥发性存储技术，能够在线擦除重写，写入速度已达ns级，类似于RAM，掉电后信息可保持10年。 典型的闪存芯片:29C256(32K8)29C512(64K8) 29C101(128K8)29C020(256K8)29C040(512K8),5.3 随机存储器(RAM),数据存储器，不能长期保存数据，掉电后数据丢失，一般可对部分RAM配置掉电保护电路，在掉电过程中实现电源切换。,一、 静态存储器（SRAM）,SRAM内部采用双稳态电路存储二进制数信息0和1。,SR
9、AM数据位基本存储电路图,SRAM采用双稳态电路，使用晶体管较多，所以集成低，大容量的SRAM不多见，常用容量一般不超过1MB。,SRAM芯片型号: 6116（2K8）、6264（8K8）、 62128（16K8）、62256（32K8）,6116芯片的容量为2K8位，有2048个存储单元，片内地址线11根A10A0，7根用于行地址译码输入，4根用于列地址译码输入，从而形成了16128个位存储阵列，6116芯片以字节为单位即总共有81612816384个存储位。,SRAM芯片HM6116（2K*8）,读,写,RAM 6264引脚图,存储器的容量2, 其中为所需片内地址线的根数。 1KB，片内地
10、址线10根（A9A0） 2KB，片内地址线11根（A10A0） 4KB，片内地址线12根（A11A0） 8KB，片内地址线13根（A12A0）,8K8bit 存储阵列需要八根地址信号线（A12A0）， 称为片内地址线，不同容量的存储器所需要的片内地址线根数不同。,1,0,原理：该存储单元中只有一个门控管T1，信息存放在分布电容C上，当C上充有电荷时，表示其存储的信息为“1”，当电容上无电荷时，表示其上存储的信息为“0”。 特点：破坏性的读出电路，故读后必须重写；须动态刷新。,2.动态随机存储器（DRAM),典型芯片举例 DRAM芯片2164（64K*1）,1）MCS-51单片机的扩展能力 根据
11、MCS-51单片机总线宽度(16位)，在片外可扩展的存储器最大容量为64 KB，地址为0000HFFFFH。 因为MCS-51单片机对片外程序存储器和数据存储器的操作使用不同的指令和控制信号，所以允许两者的地址空间重叠，故片外可扩展的程序存储器与数据存储器分别为64 KB。,5.4 存储器的扩展,2）扩展的一般方法 存储器除按读写特性不同区分为程序存储器和数据存储器外，每种存储器还有不同的种类。即使是同一种类的存储器芯片，容量的不同，其引脚数目也不同。尽管如此，存储器芯片与单片机扩展连接具有共同的规律。 不论何种存储器芯片，其引脚都呈三总线结构，与单片机连接都是三总线对接。另外，电源线应接对应
12、的电源线上。,单片机的三总线结构,存储器芯片的数据线：数据线的数目由芯片的字长决定。1位字长的芯片数据线有一根；4位字长的芯片数据线有4根；8位字长的芯片数据线有8根；存储器芯片的数据线与单片机的数据总线(P0.0P0.7)按由低位到高位的顺序顺次相接。,存储器芯片的地址线：地址线的数目由芯片的容量决定，满足关系式：Q=2N。存储器芯片的地址线与单片机的地址总线(A0A15)按由低位到高位的顺序顺次相接。对存储器芯片访问时，片选信号必须有效，即选中存储器芯片。片选信号线与单片机系统的译码输出相接后，就决定了存储器芯片的地址范围。因此，单片机的剩余高位地址线的译码及译码输出与存储器芯片的片选信号
13、线的连接，是存储器扩展连接的关键问题。,3）扩展存储器所需芯片数目的确定 若所选存储器芯片字长与单片机字长一致，则只需扩展容量。所需芯片数目按下式确定：,若所选存储器芯片字长与单片机字长不一致，则不仅需扩展容量，还需字扩展。所需芯片数目按下式确定：,一.存储器的扩展技术,三种方式,位扩展,字扩展,字位全扩展,1）.位扩展,位扩展的连接方法, 存储芯片的地址线，片选信号线及控制信号线均并联。 数据线按数据位的高低顺序分别连到数据总线上。,2）.字扩展,所谓字扩展就是存储单元数的扩展，数据宽度仍以字节为单位，只是对存储器系统的寻址空间进行扩展。,字扩展的连接方法: 存储器芯片的地址 线、数据线、读
14、、 控制信号线均并联。 片选信号线是各自独 立被选中的。,存储器的字扩展图,3）.字位全扩展 如果存储器的字数和位数都不能满足需要，就要进行字和位的全扩展，字位全扩展是由字扩展电路和位扩展电路组合而成。,二. 存储器与CPU的扩展连接,1.连接时应注意的问题,在微型计算机 ，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。,1）. CPU总线的带负载能力,CPU在设计时，一般输出线的带负载能力为1个TTL电路，现在带的是存储器（为MOS管），直流负载很小，主要是电容负载，故在简单系统中，CPU可直接与存储器相连，而在较大系统中
15、，可加驱动器再与存储器相连。,2）. CPU时序与存储器存取速度之间的配合,3）. 存储器组织、地址分配,微型计算机字长有8位、16位和32位之分，存储器均以字节为基本存储单元，存储1个16位或32位数据，就要放在连续的几个内存单元内，这种存储器称为“字节编址结构”。,2.存储器的译码方式,存储器都是挂在总线上的，并由系统唯一的分配一个地址，地址信息经过地址译码电路产生一个选通信号片选），选中某一片存储器，对该存储器进行读写操作。,当CPU访问存储器时，出现在地址总线（AB）上的地址信号可划分为两部分，直接与存储器连接的地址线可称为片内地址线，其所用根数与存储器的容量有关，容量等于2N；其中N
16、为片内地址线的根数；剩余的地址线称为片外地址线，常可做为存储芯片的片选地址线或译码电路的输入地址线。,1）. 地址译码方式,三种方式,线选译码方式,译码器方式,部分译码器方式,全译码器方式,线选译码方式：利用片外地址线或其他直接与存储器芯片片选引脚线连接，方法简单，不需附加译码电路，适用于存储芯片较少，而且片外地址线充足的系统。 注意：若有多条片选线时，在CPU访问存储器期间只能有一根处于有效状态，不允许出现多条片选线同时有效的现象。,译码器方式：利用译码器的输出与存储器的片选引脚线相连，译码器的输入常采用片外地址线提供，根据片外地址线的使用情况，译码器方式又可分为全译码方式和部分译码方式。,全译码方式：指所有片外地址线都接入译码器输入端，没有剩余，其特点是：存储器的每一个存储单元只有唯一的一个地址与之对应，不存在地址重叠现象。,部分译码方式：只有部分片外地址线参加译码，剩余线状态可任意，所以会出现地址重叠现象，即一个存储单
