《cpu-1运算部件2011年09级》由会员分享，可在线阅读，更多相关《cpu-1运算部件2011年09级（77页珍藏版）》请在金锄头文库上搜索。
1、第三章 CPU子系统,运算器,控制器,本章主要讨论：,运算器 控制器 数据通路结构 与外部的连接,指令的执行过程,CPU组成,CPU工作原理,3.1 CPU的基本组成,运算部件,寄存器组,微命令产生部件,时序系统,传统运算器,传统控制器,1. 运算部件,输出逻辑,ALU,输入逻辑,输入逻辑,操作数 操作数,运算结果,(1) 输入逻辑,(2) 算术逻辑运算部件ALU,(3) 输出逻辑,选择两个操作数，可以是选择器或暂存器,核心部件，完成具体运算。求和、进位传递,具有移位功能，通过斜位传送可实现左移、右移或字节交换,移位器,ALU,多路选择器,多路选择器,+1,PSW,R0,R1,R2,R3,IR
2、,PC,MAR,MDR,MEMORY,R0R3,R0R3,C,D,PC,SP,C,D,MDR,PSW,R R,R M,M M,D,C,地址寄存器,数据寄存器,C，D暂存器,计算机的运算功能分为四种档次,1）普通微处理器：只设置一个ALU，软件实现乘除、浮点运算,2）高档微处理机：设置一个ALU，并且配合时序控制，硬件实现定点数乘除，浮点运算由软件（子程序）或硬件完成（浮点协处理器）,3）小、中型机：只设置一个ALU，且将定点乘除部件和浮点部件作为基本配置，硬件实现,4）大、巨型机：设置多种运算部件，如标量运算、浮点运算和向量运算,2.寄存器组,(1)通用寄存器组，具有2种以上功能,1)用于提供
3、数据信息，提供处理对象的寄存器,包括累加器、地址寄存器、计数器和移位器，设计时，只有发送和接收功能，其余操作靠辅助线路完成,移位器,ALU,多路选择器,多路选择器,+1,移位(左斜、右斜),计数器,累加器,寄存器,D触发器,SRAM寄存器组（中小规模的存储单元）,同时I/O,集成度低,单元/寄存器，单双口Ram,（2）暂存器,暂存器不能被CPU直接编程访问，设置的目的是为了暂存某些中间过程所产生的信息，避免破坏通用寄存器的内容。,移位器,ALU,多路选择器,多路选择器,+1,PSW,R0,R1,R2,R3,IR,PC,MAR,MDR,MEMORY,R0R3,R0R3,C,D,PC,SP,C,D
4、,MBR,PSW,R R,R M,M M,X=X+Y,MOV R0, Y,ADD X, R0,(MDR)+(R0) MDR,ADD X , Y,(C)+(MDR) MDR,有暂存器，如前页图,2）.用于控制的寄存器,（1）IR(指令寄存器),存放现行指令，直至本条指令结束,（2）PC(程序寄存器),（3）PSW(程序状态字),存放下条指令(+n)的地址，提供读取指令的地址，控制执行指令序列的流向,存放前次运算结果状态,PSW,负 零 溢出 进位,状态位：C,V,Z,N,P,控制位：IF,TF,DF,为衔接与流水：指令寄存器扩充成指令队列（或指令栈）,提速:IR MDR,跟踪（陷阱）TF，编程设
5、定断点；,允许中断IF，编程设定，IF=1时允许响应外部终端请求,半进位AF、单步位TF、方向标志DF（地址由低到高，还是由高到低）,程序优先级,程序运行过程中，可能有外部中断请求，可以根据优先级来决定CPU执行哪一部分。,工作方式：用户态、管态,其它信息：不同计算机，PSW内容相差很大,如：IBM360的PSW包括系统屏蔽、保护键、AMWP字（工作方式）、中断码、指令长度、条件码、程序屏蔽、指令地址等。,3）.用作主存接口的寄存器（对用户透明）,（1）地址寄存器：MAR,（2）数据寄存器：MDR(双向),取指：PC内容 MAR,存取操作数：地址计算结果 MAR,写入：数据一般先送至MDR，再
6、经总线送往主存,读出：,数据现有总线送入MDR，再经CPU内部总线,送入指定的寄存器,3.总线数据通路结构,总线：一组为多个部件分时共享的公共信息传送线路，可以分时接收（同时发送）和分配信息,1）CPU内部总线,ALU总线，连接寄存器与ALU（一条或多条）,可能还有地址总线,2)部件间总线,设备控制器、智能型接口等部件：微处理器 、LM（地址线，数据线）,3）系统总线,系统内各大组成部件间（如CPU、M、I/O)总线,地址总线： CPU、DMAC提供地址,数据总线：双向,控制总线：复位、请求、应答、读/写、,总线仲裁、控制权转移,4）系统外总线,一台计算机系统与其他设备、或几台计算机系统相连,
7、总线实体：,狭义：指一组传送线,广义：包含一组传送线及相应的控制逻辑,DMA控制器,5.时序系统,时序发生器（时序系统）：产生周期节拍、,脉冲源（主振荡器）：外接晶体振荡器,一组计数分频逻辑:产生所需的周期（节拍）,脉冲等时序信号的部件,4.微操作命令产生部件,在CPU中设置微命令产生部件，根据控制信息产生微命令序列，对指令功能所要求的数据传送进行控制，且在数据传送至运算部件时控制完成运算处理。,6.CPU内部数据通路结构,1）单组内总线、分立寄存器结构,例：NOVA-1200,分立寄存器，一组单向,特点：,数据总线，以ALU为内部,数据传送通路的中枢,独立结构,小型存储 器结构,单口 双口,
8、寄存器组,独立R、双口RAM用多路选择器作为ALU的输入逻辑， 单口RAM用锁存器作为ALU的输入逻辑。,带多路选择器的运算器,特点： R各自独立； 可同时向ALU提供两个操作数； 采用单向内总线。,例：要实现 R0 R1 ：(R0) ALU R1,2）单组内总线、集成寄存器结构,集成化寄存器组(SRAM)，一组双,特点：,例：要实现 R0 R1 ：(R0) 暂存器 R1,向数据总线，ALU输入端设暂存器,带输入锁存器的运算器,特点： 单口RAM不能同时向ALU提供两个操作数； 用锁存器暂存操作数； 采用双向内总线。,3）多组内总线,数据总线（ALU）：,连接ALU与寄存器组，双工数据收发器，
9、系统数据总线,地址总线：,指令部件、ALU部件、段地址处理部件、页地址处理部件、地址驱动,指令总线：,收发器、指令队列、指令预译码、译码、控制ROM,内部控制总线：,控制ROM，控制ALU及各有关部件,位片式运算器,特点： 用双口RAM（两地址端、两数据端）作通用寄存器组，可同时提供数据； 用多路选择器作输入逻辑，不需暂存操作数； ALU增加乘、除功能，用乘商寄存器存放乘数、乘积或商。,例. 4位片运算器粗框,G，P小组进位产生、传递函数；Cn+4组间串行进位，Cn初始进位,组内并行，组间并行,第二节 运算方法,3.2.1.1 补码加减法,数用补码表示，符号位参加运算。,实际操作能否只取决于操
10、作码？ 结果需不需修正？ 如何将减法转换为加法？,3.2.1 定点加减运算,1. 基本关系式,( X + Y )补 = X补 + Y补 （1） ( X - Y )补 = X补 + (-Y)补 （2）,式（1）：操作码为“加”时，两数直接相加。,3) X= 3 Y= 2,X补=0 0011 Y补=1 1110,0 0001,（+1补码）,2) X= 3 Y= 2,X补=1 1101 Y补=1 1110,1 1011,（5补码）,1) X=3 Y=2,X补=0 0011 Y补=0 0010,0 0101,（+5补码）,4) X= 3 Y= 2,X补=1 1101 Y补=0 0010,1 1111,
11、（1补码）,例. 求(X+Y)补,( X + Y )补 = X补 + Y补 （1） ( X - Y )补 = X补 + (-Y)补 （2）,式（2）：操作码为“减”时，将减转换为加。,1) X= 4 Y= 5,X补=0 0100 Y补=1 1011 (-Y)补=0 0101,0 1001,（+9补码）,2) X= 4 Y= 5,X补=1 1100 Y补=0 0101 (-Y)补=1 1011,1 0111,（9补码）,例. 求(X Y)补,Y补 (Y)补：,将Y补变补,不管Y补为正或负，将其符号连同尾数一起各位变反，末位加1。,即将减数变补后与被减数相加。,X补=0 0100 Y补=1 101
12、1,X补=1 1100 Y补=0 0101,注意：某数的补码表示与某数变补的区别。,例. 1 0101原 1 1011,补码表示,1 0011补 0 1101,变补,0 0101原 0 0101,补码表示,符号位不变；,负数尾数改变，正数尾数不变。,0 0011补 1 1101,变补,符号位改变，,尾数改变。,补码的机器负数,2. 算法流程,操作数用补码表示，符号位参加运算,结果为补码表示，符号位指示结果正负,X补+Y补,X补+(-Y)补,ADD,SUB,3. 逻辑实现,+1,（1）控制信号,加法器输入端：,+A：打开控制门，将A送。,+B：打开控制门，将B送。,+1：控制末位加 1 。,加法
13、器输出端：,CPA：将结果打入A。,（2）补码加减运算器粗框,3.2.1.2 溢出判断,在什么情况下可能产生溢出？,例.数A有4位尾数，1位符号SA 数B有4位尾数，1位符号SB,符号位参加运算,结果符号Sf 符号位进位Cf 尾数最高位进位C,正确,正溢,正确,负溢,正确,正确,0 0111,（2）A=10 B=7 10+7 ：0 1010,1 0001,1. 硬件判断逻辑一（SA、SB与Sf的关系）,溢出=,SA,SB,Sf,SA,Sf,SB,2. 硬件判断逻辑二（Cf与C的关系）,正确,正溢,正确,负溢,正确,正确,Cf=0 C =0,Cf=0 C =1,Cf=1 C =1,Cf=1 C
14、=0,Cf=1 C =1,Cf=0 C =0,1,1,1,1,1,1,1. 硬件判断逻辑一（SA、SB与Sf的关系）,2. 硬件判断逻辑二（Cf与C的关系）,3. 硬件判断逻辑三（双符号位）,第一符号位Sf1,第二符号位Sf2,1. 硬件判断逻辑一（SA、SB与Sf的关系）,2. 硬件判断逻辑二（Cf与C的关系）,3. 硬件判断逻辑三（双符号位）,3.2.1.3 移位操作,逻辑移位,：数码位置变化，数值不变。,1. 移位类型,算术移位,1 0 0 0 1 1 1 1,循环左移：,0,1 0 0 1 1 1 1,算术左移：,1,0,0,1,1,1,1,1,0,1,1,1,1,0,(-15),(-
15、30),（1）单符号位 ：,0 0111,0 1110,（2）双符号位：,00 1110,00 0111,2.正数补码移位规则,（3）移位规则,0 0111,0 0011,01 1100,00 1110,00 0111,数符不变,（单：符号位不变；双：第一符号位不变）。,空位补0,（右移时第二符号位移至尾数最高位）。,（1）单符号位 ：,1 1011,1 0110,（2）双符号位：,10 1100,11 0110,3.负数补码移位规则,（3）移位规则,1 1011,1 1101,11 0110,11 1011,数符不变,（单：符号位不变；双：第一符号位不变）。,左移空位补0,（第二符号位移至尾数最高位）,右移空位补1,3.2.1.4 舍入方法,1. 0舍1入（原码、补码）,0 00100原,1 00101原,1 11011补,2. 末位恒置1（原码、补码）,0 00100原,1 11011补,1 00101原,0 0010原,1 0011原,1 1110补,0 0011原,1 0011原,1 1101补,例. 保留4位尾数：,例. 保留4位尾数：,3.2.2 定点乘法运算,3.2.2.1 原码一位乘法 每次用一位乘数去乘被乘数。 1
