《浙江大学嵌入式课件--嵌入式系统3》由会员分享，可在线阅读，更多相关《浙江大学嵌入式课件--嵌入式系统3（128页珍藏版）》请在金锄头文库上搜索。
1、微处理器结构与实现技术简介,浙江大学计算机学院 陈天洲 2005年3月,2,微处理器的系统结构设计 微处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,3,今天计算机体系结构的研究内容,进一步提高单个微处理器的性能 基于微处理器的多处理器体系结构。 全面提高计算机的系统性能： 可用性，可维护性，可缩放性。 新型器件的处理器。,4,进一步提高单个微处理器的性能,器件技术（2005年的 IC技术） 200Mtransistors, 0.1 feature size/onechip; 2
2、.0-3.5GHz, Pentium 1GHz; 0.9-1.2V (工作电压） 高性能体系结构 Embedded Computer System Reconfigurable computer Architecture Power-aware computer Architecture,5,高性能处理器所采用的一些技术,on-chip multilevel cache及pre-fetch buffer 硬件实现进程的上下文切换 大规模的片上分布式DRAM 深度流水线 8-12 20级以上 Advanced Super-scalar：16-32指令/clock cycle Super-spec
3、ulative Processor：fine-grain heavy speculation Trace Processor Vector Intelligent RAM Procssor, V-IRAM on-chip multiprocessor Instruction-level Distributed Processing ( ILDP) Clustered Dependence-based Architecture,6,新型器件的处理器,光速极限问题 IC电路有极限： 线宽不能无限缩小； 性能价格 + 低功耗 新型器件 光计算机 分子计算机 DNA计算机：利用DNA保存复杂信息的巨大
4、存储能力。用核苷酸的排列表示各种信息，生物酶充当加减乘除操作，通过化学反应得出计算结果。,7,8,9,instruction set,software,hardware,10,11,指令集体系结构的设计内容,数据格式：硬件能直接识别和处理的数据类型和格式等 寻址方式：寻址方式的种类、表示方法和地址计算等 寄存器组织：操作数寄存器、变址寄存器、控制寄存器、及专用寄存器等的定义、数量和使用方法。 指令系统：指令的选取。指令的操作数类型和格式。指令操作码优化和控制机构等。 存贮器系统：最大可编址空间、最小编址单位、编址方式和主存容量等。 中断机构：中断的类型、中断分级、中断处理功能和中断入口地址等。
5、 机器级的结构：的联接方式、设备访问方式、数据的源、目的和吞吐量等。其它还包括：操作结束和出错指示。机器工作状态的定义和切换。信息保护保护方式等。,12,指令系统结构评价的常规方法,13,测试程序的选择（1）,实际程序 用户用来解决问题的实际工作程序，即实际的工作负载，尽管不知道在工作负载中所占的比例. 一般选择被用户广泛使用的、具有一定代表性的实际程序。 如C编译器,文本编辑器等, 有输入,输出,参数 核心基准测试程序(kernel benchmark) 从实际程序中抽出来的能代表整个程序运行的主要工作的核心代码段，适于独立评价某一方面的性能 抽取条件：这一段代码必须决定整个程序的执行时间
6、如Livemore Loops(浮点循环), Linpack等,14,测试程序的选择（2）,简单基准测试程序(toy benchmark) 事先知道结果的小程序(10100行) 如快速排序,八皇后问题 等 综合基准程序(synthetic benchmark) 和核心基准程序有点类似，但它不是从单个实际程序中提取，而是通过对大量的实际程序的执行情况进行统计，根据各类操作和操作数的使用频率，人为设计出来的一段小规模测试程序。 如Whetstone, Dhrystone等,15,指令系统与处理器结构的关系,16,指令系统与处理器结构的关系,17,指令系统考虑的问题,18,微处理器的系统结构设计 微
7、处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,19,微处理器的执行机制设计,20,微处理器的执行机制设计,21,微处理器的执行机制设计,22,微处理器的执行机制设计,23,微处理器的执行机制设计,24,微处理器的执行机制设计,25,流水线相关说明,26,微处理器的执行机制设计,27,微处理器的执行机制设计,28,微处理器的执行机制设计,29,30,31,32,33,多线索处理器举例,34,微处理器的系统结构设计 微处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实
8、现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,35,微处理器流水线结构设计,流水深度 流水段的任务分配 流水线相关 时钟设计:周期,双时钟 寄存器与锁存器,36,流水深度,37,流水段的任务分配,38,微处理器的系统结构设计 微处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,39,微处理器逻辑设计与实现,处理器结构级评价工具总结 寄存器级结构图 指令逻辑寄存器级描述 指令物理寄存器级描述 数据通路设计 控制器设计 中断控制设计 处理
9、器集成,40,处理器结构级评价工具总结:指令级模拟,41,寄存器级结构图,42,微处理器设计,43,处理器逻辑设计:数据通路和控制器,44,微处理器的系统结构设计 微处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,45,5 行为级/逻辑级验证,功能级验证 确保处理器与系统结构一致 等价验证 确保设计结果与功能模型相匹配 电子验证 确保电路的正确性， 在运行电压温度等环境下的稳定性 流片前验证 流片后验证,46,验证的层次,系统验证 芯片上系统验证 行为级验证 验证所实现的与所描述的
10、一致性 寄存器传输级 结构验证 模拟验证 模型检验 门级/晶体管级 逻辑等式检验,47,微处理器的系统结构设计 微处理器的执行机制设计 微处理器流水线结构设计 微处理器逻辑设计与实现 处理器逻辑综合(Synopsys) 处理器物理综合(Candence) 处理器的验证与测试,48,6 逻辑综合,49,逻辑综合,50,工艺库,51,嵌入式体系结构,嵌入式指令集 嵌入式CPU 存储器 IO设计 SOC,52,设计嵌入式系统的第一步,确定指令系统，以指导选择嵌入式内核,53,嵌入式微内核,嵌入式微处理器 嵌入式控制器 嵌入式DSP SOC（在片系统） 本章介绍微处理器（ARM），DSP（SHARC）
11、,54,一、计算机体系结构,1、冯.诺依曼结构 五大部件： ALU，Controller, Memory, Input,Output 核心部件：早期是CPU，后来是Memory 存储程序(stored program)：程序以数字形式存在，可以与数据一样被读写,55,指令执行次序： 顺序 跳转 程序计数器Program Counter（PC）,56,2、哈佛体系结构,程序与数据有单独的存储器 PC只能指向程序存储器 目前仍然广泛应用 指令cache与数据cache 适用于实时信号处理（大部分的DSP） 大量数据流入计算机 数据必须在精确的时间内处理完成,57,3、RISC与CISC,CISC：
12、复杂指令系统计算机 RISC：精简指令系统计算机 RISC一般性能比CISC高,58,4、汇编语言种类,1)堆栈型汇编 Push a Push b Add Pop c,59,2)累加器型汇编,Load a Add b Store c,60,3)通用寄存器型汇编,Load $1, A Load $2, B Add $3, $1, $2 Store $3, C,61,二、ARM处理器,属于RISC体系 自己不制造VLSI设备，只提供授权 ARM：只设计内核的英国公司,62,ARM内核系列,ARM720T,63,ARM720T特性,Features: 32/16-bit RISC architect
13、ure (ARMv4T) Power-efficient three-stage pipeline 32-bit ALU and high-performance multiplier 8 KByte unified cache Memory Management Unit (MMU) Extensive debug facilities: Embedded ICE-RT real-time debug unit JTAG interface unit Interface for direct connection to Embedded Trace Macrocell (ETM),64,集成
14、ARM内核的芯片,ARM720TCirrus Logic公司EP7312 三星：应用于手持设备与网络设备 Intel：StrongArm系列&Xscale系列 Motorola：手持设备（由68改过来） Cirrus Logic：EP7312,65,ARM内核,ARM内核被授权给数百家厂商 ARM主要应用于无线局域网、3G、手机、手持设备、有线网络通讯 应用形式：集成到专用芯片中作控制器,66,ARM体系结构,ARM7采用冯.诺依曼体系 ARM9采用哈佛体系 对汇编程序员透明,67,ARM基本数据类型,两种： 32位长的字 4个8bit的字节,68,地址,32位地址长度 可以配置为低序或者高序
15、 字的最低位放最低位字节（低序） 字的最低位放最高位字节（高序）,69,2.1 汇编书写模式,属于通用寄存器型（GPR）汇编 LoadStore结构 数据必须装载到寄存器才能运算 Load从内存装到寄存器 Store从寄存器存储到内存,70,ARM的寄存器,16个通用寄存器 r0r15 r15 同时做PC 1个特殊寄存器：当前程序状态寄存器CPSR 在进行运算时被自动设置,71,CPSR,高四位为NZCV N:负数 Z:为0 C：进位 V：溢出,72,2.2数据运算,1）寄存器型指令： add r0, r1, r2 r1寄存器的内容加r2寄存器的内容，存到r0,73,算术运算,Add加 Adc
16、进位加 Sub减 Sbc进位减 Rsb：逆减 Rsc：进位逆减 Mul：乘 Mla：乘且累加,74,逻辑运算,And：按位与 Orr：按位或 EOR：按位异或 BIC：位清除,75,移位运算,LSL：逻辑左移（添0） LSR：逻辑右移（添0） ASL：算术左移 ASR：算术右移 ROR：循环右移 RRX：带进位位的循环右移,76,比较指令,CMP：比较 CMN：比较求反 TST：按位测试 TEQ：按位测试求反,77,移动指令,MOV：移动 MVN：移动求反,78,内存访问指令,LDR：装入 STR：存储 LDRH：装入半字 STRH：存储半字 LDRSH：装入半个带符号字 LDRB：装入字节 STRB：存储字节 ADR：设置寄存器为地址,79,2）立即数寻址,Add r0, r1, #2,80,3）寄存器间接寻址,LDR r0, r1, #4,81,4）自动变址,LDR r0，r1, #1
