hdmi原理与测试方法

《hdmi原理与测试方法》由会员分享，可在线阅读，更多相关《hdmi原理与测试方法（65页珍藏版）》请在金锄头文库上搜索。

1、高清多媒体接口HDMI 原理及测试方法高清多媒体接口HDMI 原理及测试方法 2009-9-222高速信号完整性工程师培训课程 HDMI 设备类型 PlugPlugReceptacle Tx Receptacle Rx Sink Devices TVs, Monitors, Repeaters, etc. Source Devices Set-top Boxes, DVDs, Repeaters, Gaming devices Cable Assemblies Cables 2009-9-223高速信号完整性工程师培训课程 HDMI 接口类型 Type A:目前通用HDMI的接口 Type B

2、：Dual ChannelDual Channel 的接口 Type C：Mini HDMI接口 Type D:Micro HDMI 接口（相对于Type C更加紧凑) Type E：汽车电子专用HDMI接口 2009-9-224高速信号完整性工程师培训课程 HDMI1.3的原理框图 2009-9-225高速信号完整性工程师培训课程 HDMI1.4的原理框图 HEAC通道是1.4规范新增的功能 2009-9-226高速信号完整性工程师培训课程 HDMI Source 和 Sink的上电协商过程 Source设备上电后会检测HPD是否被上拉到2V以上 Source 设备通过DDC(Display

3、 data channel)读取EDID的信息以确定Sink能支 持的分辩率。 Source设备检测TMDS信号是否被上拉到3.3V,有部分设备会检测所有的TMDS信 号被上拉才输出TMDS信号，部分设备必须要检测到Clock上拉才输出信号，部 分设备只要检测到某对TMDS被上拉即输出该上拉的TMDS. Source设备输出目前设置的分辩率的信号到Sink端。 2009-9-227高速信号完整性工程师培训课程 TMDS信号特性 HDMI使用最小跳变差分信号(TMDS)技术，差分信号上拉电压为3.3 V，端 口阻抗为50欧姆，单端信号为400-600mV,标称为500mV,差分信号的逻辑摆幅 在

4、800-1200mV之间，实际差分电压摆幅可以在150 mV - 1200 mV之间变化， 而且偏置电压是由Sink端提供的. 3.3V 2.8V +500mV -500mV Sink提供3.3V的终结电压 2009-9-228高速信号完整性工程师培训课程 TMDS Data与Clock的关系 在每个TMDS时钟周期上发送10个数据位 TMDS 数据速率可以提高到340Mpps 数据速率理论上可以高达 1.65Gbps(1.2)，在实际应用中的最高速率是 1920*1080P/50Hz/24bit下是1.485Gbps 数据速率可以高达 3.4Gbps(1.3),在实际应用中的最高速率是 19

5、20*1080P/50Hz/48bit下是2.97Gbps 在HDMI 1.4规范中实际应用的数据速率同样是2.97Gbps 4096*2160/24Hz/24bit 上升时间从 75ps 到 1200ps (与分辨率相关) 2009-9-229高速信号完整性工程师培训课程 像素时钟Pixel clock与TMDS clock的关系 24 bit mode: TMDS clock =1.0X Pixel clock (1:1) 30 bit mode: TMDS clock =1.25X Pixel clock (5:4) 36 bit mode: TMDS clock =1.5X Pixel

6、 clock (3:2) 48 bit mode: TMDS clock =2.0 X Pixel clock (2:1) 2009-9-2210高速信号完整性工程师培训课程 数据速率的估算 Pixels/Second = H-Pixels*V-Pixels*Rate*(1+ %Overhead/100) H-Pixels ? Horizontal Pixels(1920) V-Pixels ? Vertical Pixels(1080P) Rate ? Screen Re-flash Rate(60Hz) Overhead ? Blanking(0.2 or 20%) 当color dept

7、h =24 bit 时,Clock rate =pixel clock rate 当color depth 24 bit 时, Clock rate =pixel clock rate* (color depth /24) Color depth ?24,30,36,48 (24,30,36,48)/24 大致估算： 1920X1080P 8bit :1920*1080*60*1.2*(24/24)=145MHz data rate:1.49Gbps 1920X1080P 48bit : 1920*1080*60*1.2*(48/24)=297MHz data rate:2.98Gbps 准确

8、计算： 1920X1080P 48bit : 2220*1125*60*(48/24)=297Mhz data rate:2.97Gbps 2.97Gbps是目前1.4规范中支持的最高数据速率 2009-9-2211高速信号完整性工程师培训课程 HDMI的编码/解码方法 4bit to 10bit 2bit to 10bit 8bit to 10bit 2009-9-2212高速信号完整性工程师培训课程 HDMI 1.4的新功能-HEAC HEAC: Ethernet and Audio Return Channel 高速以太网通讯 提供双向的点对点通讯 建立高性能的家庭网络 比目前的CEC提

9、供1000被以上的传输速率 使用被广泛应用的以太网技术 数字音频流的传输 提供 SPDIF (Sony/Philip Digital Interface) 格式的数字通道 由AV 控制中心提供多功能的音频处理 实现 32k/44.1k/48k 高采样率的音频质量 音频反向传输 (Sink to Source) 对目前HDMI 1.3的兼容性 全兼容目前的HDMI 1.3的设备 自动检测是否设备有 eHDMI 增强功能 利用 Hot Plug Detect & Reserve pins HEAC Source HEAC Cable Ethernet up-link Audio up-link E

10、thernet down-link HEAC Sink 2009-9-2213高速信号完整性工程师培训课程 HEAC 定义的信号 低幅度的以太网信号 只有200mVp-p 相对于 1Vp-p 的普通以太网信号 差分200mVp-p 除了幅度以外，完全遵循以太网标准 125Mbps的 数据传输率 双向的以太网传输 支持发送和接收数据流 在收发器中内嵌混合堆叠电路 共模的音频传输数据流 数字音频流以共模信号的方式传输 400mVp-p 的幅度 支持32k/44.1k/48k 采样率的 SPDIF 格式的 (up to 6.144Mbps bit rate) 单向传输 (Sink device ?

11、Source device) High DC Offset 对地有4V的共模偏置 2009-9-2214高速信号完整性工程师培训课程 HEAC-HDMI Ethernet and Audio Return Channel 2009-9-2215高速信号完整性工程师培训课程 高速串行信号的一致性测试的要求 Harmonic 1st3rd 5th HDMI 1.3/1.4实际最高Data Rate=2.97Gbps, HDMI 1.2实际最高Data Rate=1.485Gbps 对于HDMI 2.97Gbps,由于其是非归零码，基频为 2.97/2=1.485GHz,5次谐波为1.485*5=7

12、.425GHz 规范推荐使用8Ghz示波器进行测试。 对于HDMI 1.485Gbps,5次谐波为3.7GHz 规范推荐使用4Ghz示波器进行测试。 对于其他的分辨率，可以根据数据速率的预估 选择适当的示波器进行测试。 Frequency dB 2009-9-2216高速信号完整性工程师培训课程 HDMI源端一致性测试 Source 端测试 眼图(7-10) 时钟抖动(7-9) 时钟占空比(7-8) 信号对间时间偏移*(7-6) 上升时间/下降时间(7-4) 过冲/下冲*(7-5) 信号对内时间偏移(7-7) 低电平输出电压(7-2) 4其它其它 0协议协议 0EDID 0电容电容 0热插拔检

13、测热插拔检测 0Ioff 差分差分 单端单端 2009-9-2217高速信号完整性工程师培训课程 源端测试 27MHz (or 25MHz), 74.25MHz,148.5MHz, and 222.75MHz,如果上述仍然不能涵盖最高分辨 率的话，另加Source支持的最高分辨率. 软件时钟恢复的算法形成眼图 ?要求软件 PLL的算法进行时钟恢复，对数据信号进行切割形成眼图 ?要求至少捕获16M采样点对信号进行分析 2009-9-2218高速信号完整性工程师培训课程 Source差分测试（7-10）：眼图 2009-9-2219高速信号完整性工程师培训课程 Source差分测试（7-9） ：时

14、钟抖动 测试TMDS的Clock信号相对于从数据中 恢复的理想时钟的抖动。 先从数据信号中进行时钟恢复 软件PLL算法获得理想时钟 以10GS/s速率采集的 16M时钟 (最小) 要求选项 2XL 要求时钟抖动值0.25Tbit 2009-9-2220高速信号完整性工程师培训课程 Source差分测试（7-8） ：时钟占空比 1: 40%10,000个波形)来获得测试结果. 2009-9-2221高速信号完整性工程师培训课程 Source差分测试（7-4） : 上升/下降时间 1: 75psRise /Fall Time 2: 为了保证测试的客观性和可重复性，要求捕获多次触发的波形 (要求10

15、,000 个波形)来获得测试结果. 2009-9-2222高速信号完整性工程师培训课程 Source差分测试（7-6） ：信号对间时间偏移 找到 CTL控制 码型 CTL encoding pattern 1101010100. 同时捕获数据(0)和数据(1)的信号 识别每条数据通道上的码型 平均CTL码型每个上升沿和下降沿之间的 时间偏移 比较时间偏移值和极限值 Tskew222.75MHz): intra-pair skew 125) then FAIL 如果 (ZDIFF_LOW 115) 则当偏离区间大于250ps,then Fail. 当DUT power off 时: 如果(ZDI

16、FF_LOW 125) then FAIL 如果 (ZDIFF_LOW 115) 则当偏离区间大于250ps,then Fail. 注意ATC只进行Power off情况下测试。 2009-9-2247高速信号完整性工程师培训课程 TMDS差分阻抗测试结果图示 HDMI Cable一致性测试 2009-9-2249高速信号完整性工程师培训课程 电缆测试 TMDS数据眼图(必测项) 阻抗(必测项) 4其它（可选项）其它（可选项） 0信号对间和信号对内时间偏移信号对间和信号对内时间偏移 0衰减衰减 0串扰串扰 使用使用TDR示波器或示波器或NA进行测试进行测试 2009-9-2250高速信号完整性工程师培训课程 TMDS数据眼图(5-3) Category 1 (up to 74.25MHz): 必须符合 HDMI Table 4-2