《数电课件ch04-7若干典型的组合逻辑集成电路1》由会员分享，可在线阅读，更多相关《数电课件ch04-7若干典型的组合逻辑集成电路1（92页珍藏版）》请在金锄头文库上搜索。
1、人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。,比较常用的有编码器、译码器、数据选择器、算术运算电路和数值比较器等等。下面分别进行介绍。,4.4 若干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,4.4.3 数据选择器,4.4.4 数值比较器,4.4.5 算术运算电路,1、)编码器 (Encoder)的概念与分类,如：ASCII码中，用1000001表示字母A等,4.4.1 编码器,生活中常用十进制数及文字、符号等表
2、示事物。,数字电路只能以二进制信号工作。,用一定位数的二进制代码表示文字、符号或者数码等特定对象（输入信号）的过程，称为编码。实现编码的逻辑电路，称为编码器。,普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。,优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,1、编码器的工作原理,二进制编码器的结构框图,（1）普通二进制编码器,1) 4线2线普通二进制编码器 (设计),编码器的输入为高电平有效。,输入高电平有效,任何时刻只允许输入一个编码请求,其它输入取值组合不允许出现，即4
3、个输入信号是互斥的。,当所有的输入都为1时， Y1Y0 = ？,Y1Y0 = 00,无法输出有效编码。,结论：普通编码器不能同时输入两个已上的有效编码信号,I2 = I3 = 1 , I1= I0= 0时， Y1Y0 = ？,Y1Y0 = 00,当该电路的两个输入同时有效时，电路会出现什么问题？,问题：当没有编码请求和I0有编码请求时，输出都为00.,2）键盘输入8421BCD码编码器（分析）,代码输出,使能标志,编码输入,注意：不论是42线或是10-4线，输入信号必须互斥,该编码器为输入低电平有效,键盘输入8421BCD码编码器功能表,(2) 优先编码器,优先编码器的提出：,实际应用中，经常
4、有两个或更多输入编码信号同时有效。,必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。,识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。,4线2 线优先编码器（设计）,（1）列出功能表,高,低,（2）写出逻辑表达式,（3）画出逻辑电路（略）,输入编码信号高电平有效，输出为二进制代码,输入为编码信号I3 I0 输出为Y1 Y0,8线-3线优先编码器CD4532的示意框图、引脚图,2 集成电路编码器,I0I7为编码输入端，高电平有效。 Y0Y2为编码输出端，也为高电平有效，即原码输出。,其他功能： （1）EI为使能输入端，高电平有效。 （2）优先顺序为I7I
5、0，即I7的优先级最高，然后是I6、I5、I0。 （3）GS为编码器的工作标志，高电平有效。 （4）EO为使能输出端，高电平有效。,CD4532电路图,优先编码器CD4532功能表,为什么要设计GS、EO输出信号？,输出使能端,输入使能端,用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。,。,0,0,0 0 0 0 0,无编码输出,0,。,1,1,0 0 0 0,0,0 1 1 1,那块芯片的优先级高？,1,1,。,1,0,1 0 0 0,0,1 1 1 1,1,优先权最高,译码器的分类：,译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号
6、.(即电路的某种状态),1 译码器的概念与分类,译码器：具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。Eg：显示译码器,二进制译码器 二十进制译码器,常见的唯一地址译码器：,4.4.2 译码器/数据分配器,二进制译码器的工作原理,输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。,n 个输入端,使能输入端,2n个输出端,使能输入有效时，对应每一组输入代码，只有一个输出端为有效电平。,2线 - 4线译码器的逻辑电路(设计）,当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为
7、低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。,(a) 74HC139集成译码器,(1. )二进制译码器,2、 集成电路译码器,输出,输入,逻辑符号说明,逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。,2-4线译码器74LS139管脚图,一片139中含两个2-4译码器,(b) 74HC138(74LS138)集成译码器,引脚图,逻辑图,8线输出,3线输入,74HC138集成译码器,逻辑图,74HC138集成译码器功能表,使能输入端,(2)集成二十进制译码器 74HC42,功能：将
8、8421BCD码译成为10个状态输出。,功能表,对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。,（2） 集成二十进制译码器74HC42,A、已知下图所示电路的输入信号的波形试画出译码器输出的波形。,译码器的应用,顺序脉冲产生电路,B、译码器的扩展,用74X139和74X138构成5线-32线译码器,基于这一点用该器件能够方便地实现三变量逻辑函数。,C、用译码器实现逻辑函数。,. . .,当E3 =1 ，E2 = E1 = 0时,用一片74HC138实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合 逻辑函数.,数据分配
9、器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,D:用74HC138组成数据分配器,数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。,74HC138译码器作为数据分配器时的功能表,数据分配器就是带使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。,(3)显示译码器,七段数字显示器,按发光器件分：半导体发光二极管和液晶显示器。,常用的集成七段显示译码器,-CMOS七段显示译码器74HC4511,/LT
10、灯测试输入端 /BL灭灯输入端 LE锁存使能输入端,CMOS七段显示译码器74HC4511功能表,驱动共阴极显示管。,CMOS七段显示译码器74HC4511功能表(续),例 由74HC4511构成24小时及分钟的译码电路如图所示， 试分析小时高位是否具有零熄灭功能。,复习,1、优先编码器的工作特性，典型芯片CD4532 74HC147 2、唯一地址译码器的工作特性，二进制译码器典型芯片74X139、74X138;二十进制译码器典型芯片74HC42 3、译码器的应用：扩展，函数产生器 3、显示译码器的工作特性，典型芯片74HC4511,复习,七段显示译码器的工作特性、典型芯片74HC4511输出
11、高电平有效,74LS47七段显示译码器的输出选中时为低电平，可以直接驱动共阳型LED数码管,74LS48七段显示译码器的输出选中时为高电平，可以直接驱动共阴型LED数码管,七段显示器LED数码管有哪两种形式 ？,4.3.3 数据选择器,1、数据选择器的定义与功能,数据选择的功能：在通道选择信号的作用下，将多个通道的数据中的某一路传送到公共的数据通道上去的。,数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。,4选1数据选择器,2 位地址码输入端,使能信号输入端，低电平有效,1路数据输出端,（1）逻辑电路,数 据 输 入 端,（2）工作原理及逻辑
12、功能,74HC151功能框图,2、集成电路数据选择器,8选1数据选择器74HC151,地址输入端,常见的数据选择器有二选一74X157 、四选一74X153、八选一74X151。,2、集成电路数据选择器,2个互补输出端,8 路数据输入端,1个使能输入端,3 个地址输入端,74HC151的逻辑图,3、74HC151的功能表,数据选择器组成逻辑函数产生器,控制Di ，就可得到不同的逻辑函数。,5、数据选择器74HC151的应用,比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，,Y=L,例1 试用8选1数据选择器74HC151产生逻辑函数,解:,用这两种器件组成逻辑函数产
13、生电路,有什么不同?,利用8选1数据选择器组成函数产生器的一般步骤,a、将函数变换成最小项表达式,b、将使器件处于使能状态,c、地址信号S2、 S1 、 S0 作为函数的输入变量,d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。,总结:,用两片74151组成二位八选一的数据选择器, 数据选择器的扩展 位的扩展,字的扩展,将两片74HC151连接成一个16选1的数据选择器，,用十六进制数写出各地址码,试回忆用两片38线译码器74LS138实现416线译码器的方法。利用使能端（控制端）。,输出需适当处理（该例接或门）, 实现并行数据到串行数据的转换
14、,1. 1位数值比较器(设计),数值比较器：对两个二进制数进行比较（A、B），以判断其大小的逻辑电路。,输入：两个一位二进制数 A、B。,输出：,4.4.4 数值比较器,1位数值比较器,2、2 位数值比较器：,输入：两个2位二进制数 A=A1 A0 、B=B1 B0,能否用1位数值比较器设计两位数值比较器?,比较两个2 位二进制数的大小的电路,当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。,当高位相等时，两数的比较结果由低位比较的结果决定。,用一位数值比较器设计多位数值比较器的原则,真值表,FAB = (A1B1) + ( A1=B1)(A0B0
15、),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),3 集成数值比较器,(1. ) 集成数值比较器74LS85的功能,74LS85的引脚图,74LS85是四位数值比较器 ，其工作原理和两位数值比较器相同。,74LS85的示意框图,4位数值比较器74LS85的功能表,用两片74HC85组成8位数值比较器（串联扩展方式）。,2. 集成数值比较器的位数扩展,输入: A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0,
