《组成与体系结构_实验一》由会员分享，可在线阅读，更多相关《组成与体系结构_实验一（28页珍藏版）》请在金锄头文库上搜索。
1、计算机组成与体系结构课程设计,西安电子科技大学软件学院实验一：存储器实验2012年2月,存储器实验,两类：RAM ROM ROM：Read Only Memory 只读存储器顾名思义，就是说这种存储器好像写保护的软盘，CD-R一样只可以读不可以写，属于非易失性存储器NVM（Non-Volatile Memory）。ROM中的信息一旦写入就不能进行修改，其信息断电之后也仍然保留。有人可能要问，那么原来的数据又是如何写进去的呢？事实上，ROM在刚做好是是没有数据的，在ROM出厂之前，厂家可以通过加电来一次性写入数据，和一次性可写光盘（CD-R）一样， 这种ROM就是大家常说的掩模ROM（Mask
2、ROM）了。这也就是为什么叫做ROM的原因。 ROM的特点是：烧入数据后，无需外加电源来保存数据。断电数据不丢失。但速度较慢。适合存储需长期保留的不变数据。 ROM的发展和分类：IT技术的发展一日千里，人们的需求也在不断提升。人们在要求能无电保存可靠数据的同时，还需要在必要时可以改写里面的数据或程序从而提升性能（当然不是轻易地，随时地改写，否则就并不可靠了）。市场的需求促使技术的发展，新的ROM品种不断地推出，功能不断地多样化。以至于很多人对ROM和RAM的界限开始模糊。,2,存储器实验,ROM分类：Mask ROM （掩模ROM）：上面已经说过了，一次性由厂家写入数据的ROM，用户无法修改。
3、PROM （Programmable ROM可编程ROM）： 和掩模ROM不同的是出厂是厂家并没有写入数据，而是保留里面的内容为全0或全1，由用户来编程一次性写入数据，也就是改变部分数据为1或0。EPROM（Erasable Programmable ROM电可擦写ROM）： EPROM是通过紫外光的照射，擦掉原先的程序。芯片可重复擦除和写入，解决了PROM芯片只能写入一次的弊端。EEPROM (E2PROM) 电可擦除可编程ROM： EEPROM是通过加电擦除原数据，通过高压脉冲可以写入数据。方便使用当然价格也是很高，而且写入时间很长，写入很慢。 Flash ROM闪速存储器： 闪速存储器具
4、有结构简单、控制灵活、编程可靠、加电擦写快捷的优点，而且集成度可以做得很高，它综合了前面的所有优点：不会断电丢失数据（NVRAM），快速读取，电可擦写可编程（EEPROM），因此在Mobile phone，PC，PPC等电器中成功地获得了广泛的应用。,3,存储器实验,RAM ：Random Access Memory 随机存取存储器随机存取存储器一种存储单元结构，用于保存CPU处理 的数据信息。“随机“（Random）存取是与“顺序（serial）“存取相对而言的，意思是CPU可以 从RAM中任意地址中直接读取所需的数据，而不必从头至尾一一查找。 RAM的特点是：内容可以随时刷新，访问速度快，
5、但是掉电后其存储的信息会丢失。 RAM的发展和分类：在RAM 随机存储器中，其中又有SRAM（Static RAM静态RAM）DRAM（Dynamic RAM 动态RAM）。只要只要电源开着，就会保存。而DRAM保存数据的时间很短，需要不断地刷新才可以保持数据。从价格上看，2SRAM是非常昂贵的，而DRAM相比很便宜。在2001年，一种新型内存：DDR内存 （Double Data Rate）面世了。对大多数人来说，DDR仍然是一个陌生的名词，然而，它确是数以百计顶级内存和系统设计师3年来通力合作的结晶。DDR的出现预示着内存带宽和性能的全面提高，而DDR的价格更低。DDR与普通同步动态随机内
6、存（DRAM）非常相象。普通同步DRAM（现在被称为SDR）与标准DRAM有所不同。标准的DRAM接收的地址命令由二个地址字组成。同步动态随机内存（SDR DRAM)将时钟与标准DRAM结合，RAS、CAS、数据有效均在时钟脉冲的上升边沿被启动。DDR内存与SDR内存工作原理基本相同，但DDR在时钟脉冲的上升和下降沿均读取数据，所以数据传输率可以是时钟频率的两倍。,4,存储器实验,FPGA中ROM配置与读出实验 LPM_RAM_DQ双端口RAM实验 FPGA与外部RAM接口实验,5,FPGA中ROM配置与读出实验(1),一实验目的 l、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的
7、 工作特性和配置方法。 2、用文本编辑器编辑 mif文件配置 ROM； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中meg_lpm_ROM的功能。,6,FPGA中ROM配置与读出实验(2),二 实验原理在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ROM的结构如图（注意参数）,7,clk 读出时钟脉冲 q70lpm_ROM的8位数据输出端 a50lpm_ROM的读出地址；,FPGA中ROM配置与读出实验(3),三 配置图（写入数据),8,FPGA中ROM配置与读出实验(4),详细步骤实验步骤.doc,9,FPGA中ROM配置与读出实验(5),10,仿真结
8、果（功能仿真)：,FPGA中ROM配置与读出实验(6),下载配置：地址设置，A52接地置为0，A10接拨码开关，Q接LED灯 ，CLK接按钮，进行管脚分配。,11,存储器实验,LPM_RAM_DQ双端口RAM实验,12,LPM_RAM_DQ双端口RAM实验(1),一 实验目的1、了解FPGA中lpm_ram_dq的功能， 2、掌握lpm_ram_dq的参数设置和使用方法， 3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读 写方法。,13,实验原理在 FPGA中利用嵌入式阵列块 EAB可以构成存储器，lpm_ram_dq的结构,14,LPM_RAM_DQ双端口RAM实验(2),实验
9、原理WE读/写控制端，低电平时进行读出操作；高电平时进行“写出”操作，（注意：这里的写操作有点特殊，WE为高点平，当时钟上升沿到来时，会将D70的数据写入A70所指示的单元内，同时在紧接着的时钟下降沿，会将刚写入的数据输出到Q70,因而称之为“写出”操作。CKL读/写时钟脉冲；(读/写都是上升沿有效) D70RAM的8位数据输入端； A70RAM的读出和写入地址； Q70RAM的8位数据输出端。 实验步骤参照前面的步骤，器件选择为lpm_ram_dq,其它步骤与前面类似。,15,LPM_RAM_DQ双端口RAM实验(3),四 关键过程图(这里不用选ROM文件，直接仿真既可),16,LPM_RA
10、M_DQ双端口RAM实验(4),LPM_RAM_DQ双端口RAM实验(5),五 仿真结果图,17,LPM_RAM_DQ双端口RAM实验(5),六 下载配置Data可以固定一数据，如00000111,A高两位接地，低两位接拨码开关，clk接按钮,q接LED灯。,18,LPM_RAM_DQ双端口RAM实验(6),验证先写入一个数到指定的单元，再读出写入的数据，比较两个数的值。,19,FPGA与外部RAM接口实验,20,FPGA与外部RAM接口实验(只仿真),FPGA与外部RAM接口实验(1),实验目的1掌握FPGA与外部RA M的硬件接口技术： 2通过FPGA控制，向外部RAM写入数据； 3通过F
11、PGA控制，从外部RAM读出数据，并仿真输出,21,FPGA与外部RAM接口实验(2),二 实验原理(程序接口)实验电路结构如图所示。各控制信号定义如下： 输入信号： U/D地址计数器增/减控制。当U/D=l时，地址递增；当U/D=0时，地址递减，由K8控制。 CLK一地址计数器计数脉冲输入端。通过K7控制。 CLR地址计数器复位信号输入端。由K6控制，高电平有效DATA70RAM数据（十六进制）输入端，通过K1、K2输入。 RWRAM读/写控制信号输入端。当 R/W=l时，RAM输出；当 R/W=0时，向 RAM写数据，由K5控制。,22,FPGA与外部RAM接口实验(3),二 实验原理(程
12、序接口)输出信号： A90FPGA输出的地址信号，与RA M的地址线A9A0相连。D70FPGA与RAM之间的双向数据总线D7DO。OE RAM数据输出允许控制信号，低电平有效。WE RAM 数据写入控制信号，低电平有效。,23,FPGA与外部RAM接口实验(4),实验原理（存储器接口)外部存储器接口信号/CS为片选信号，低电平有效； CS2为片选信号，高电平有效，当两者同时满足时，选中外部存储器； /OE 为读选通信号线， /WE为写选通信号线,24,FPGA与外部RAM接口实验(5),二 实验原理(地址产生及单总线使用原理图),25,关键：LPM_COUNTER自动产生地址，一个时钟自动加
13、1. LPM_BUSTRI双向三态缓冲门,接口： DATA7.。0接RAM的Q7.。0 LED7.。0接RAM的data7.。0 WE接RAM的wren A70接RAM的A7.。0 CLK接RAMD的inclock,FPGA与外部RAM接口实验(6),实验步骤1. 输入原理图文件。2.编绎3.功能仿真(双向输出的结果在输出列表中，注意分组的使用，这样仿真结果会更清晰）4. 结果分析实验检验1. 原理图文件（注意接口）2. 仿真结果(要先写入数据再读出数据）3. 书写报告(实验过程图保存),26,FPGA与外部RAM接口实验(7),五 参考仿真结果 其中Dout为Din的输出信号，两都共用一根总线,27,存储器实验,THE END! 开始实验,28,
