数电课程设计数字电子钟

《数电课程设计数字电子钟》由会员分享，可在线阅读，更多相关《数电课程设计数字电子钟（17页珍藏版）》请在金锄头文库上搜索。

1、 数字电子技术课程设计数字电子技术课程设计 数字电子钟数字电子钟指导老师：指导老师： 小组成员：小组成员：数字电子技术课程设计22目录目录摘要摘要.3第一节第一节 系统概述系统概述.4第二节第二节 单元电路设计与分析单元电路设计与分析.6第三节第三节 电路的总体设计与调试电路的总体设计与调试11第四节第四节 设计总结设计总结.13附录附录 部分芯片功能参数表部分芯片功能参数表1414参考文献参考文献. .1717数字电子技术课程设计33摘要摘要数字钟是一个将 “ 时”，“分”，“秒”显示于人的视觉器官的 计时装置。它的计时周期为24 小时，显示满刻度为23 时 59 分 59 秒。一个基本的数

2、字钟电路主要由秒信号发生器、“时、分、秒、 ”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与 传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时” 、 “分” 、 “秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。 具体用到了 555 震荡器， 74LS90 及与非，异或等门集成芯片等。该电 路具有计时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记 录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！关键词关键词 振荡器、计数器、译码显示器、Multisim数字电子技术

3、课程设计44第一节第一节 系统概述系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时 电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号 发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电 路实现对时，分的校准。1.11.1 实验目的实验目的1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3).提高电路布局布线及检查和排除故障的能力；4).培养书写综合实验报告的能力。1.21.2 主要内容主要内容熟悉 Multisim10.0 仿真软

4、件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用 Multisim10.0 仿真实现数字时钟的功能。1.31.3 系统设计思路与总体方案系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：数字电子技术课程设计55译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图 1由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲 送入计数器，计数结果经过“时” 、 “分” 、 “秒” ，译码器，显示器显示时间。其 中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器 和显示电路组成计时系统。秒信号送入计

5、数器进行计数，把累计的结果以“时” ， “分” 、 “秒”的数字显示出来。 “时”显示由二十四进制计数器，译码器，显示 器构成；“分” 、 “秒”显示分别由六十进制的计数器，译码器，显示器构成； 校时电路实现对时，分的校准。数字电子技术课程设计66第二节第二节 单元电路设计与分析单元电路设计与分析由图 1 的系统图知其由振荡器、分频器、计数器、译码器、校正电路组成。2.1振荡器振荡器2.1.1秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决 定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗 电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。 在本设计

6、中，采用的是精度不高的，由集成电路 555 与 RC 组成的多谐振荡 器。其具体电路如下图 2 所示；接通电源后，电容 C1被充电，vC上升，当 vC上升到大于2/3VCC时，触发器被复位，放电管 T 导通，此时 v0为低电平，电容 C1通过 R2和 T 放电，使 vC下降。当 vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器 C1放电结束,所需的时间为 ：当 C1 放电结束时，T 截止，VCC将通过 R1、R2向电容器 C1 充电，vC由 1/3VCC上升到 2/3VCC所需的时为：数字电子技术课程设计77当 vC上升到 2/3VCC时，触发器又被复位发生翻转，如此周而复

7、始，在输出端就得到一个周期性的方波，其频率为 。 本设计中，由电路图和 f 的公式可以算出，微调 R3=60k 左右，其输出的频率为f=1000Hz.2 2 .2.2 分频器分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电 路所需要的信号，如仿电台报时用的 1000Hz 的高音频信号和 500Hz 的低音频信 号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对 所得的信号进行分频。这里所采用的分频电路是由 3 个总规模计数器 74LS90 来 构成的 3 级 1/10 分频。其电路图如下图 4 所示:数字电子技术课程设计88图图4从图4可以看出

8、，由振荡器的1000Hz 高频信号从 U1的14端输入，经过3片 74LS90的三级1/10分频，就能从 U3的11端输出得到标准的秒脉冲信号。相应的 如果输入的是100KHz 时，就需要5片进行5级分频，电路图画法和上图4一样， 同理依次类推。2.3 计数器计数器由图 1 的方框图可以清楚的看到，显示“时” 、 “分” 、 “秒”需要 6 片中 规模计数器；其中“秒” 、 “分”各为 60 进制计数， “时”为 24 进制计数。在本 设计中均用 74LS90 来实现：2.3.1 六十进制计数器六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计 数器和一级六进制计数

9、器连接构成，如图 5 所示，是采用两片中规模集成电路 74LS90 串接起来构成的“秒” ， “分”计数器。数字电子技术课程设计99图 5由图 5 可知，U1 是十进制计数器，U1 的 QD 作为十进制的进位信号， 74LS90N 计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U2 和 与非门组成六进制计数。74LS90N 是在 CP 信号的下降沿触发下进行计数，U2 的 QA 和 QC 相与 0101 的下降沿，作为“分（时） ”计数器的输入信号。U2 的 输出 0110 高电平 1 分别送到计数器的 R01、R02 端清零，74LS90N 内部的 R01、R02 与非后清零而使计

10、数器归零，完成六进制计数。由此可见，U1 和 U2 串接实现了六十进制计数。2.3.2 二十进制计数器二十进制计数器“时”计数为 24 进制的，在本设计中 24 进制的计数电路也是由两个 74LS90 组成的二十四进制计数电路，如图 6 所示。数字电子技术课程设计1010图 6由图6看出，当“时”个位 U6计数器输入端 A（14脚）来到第10触发信号时， U6计数器清零，进位端 QD 向 U4“时”十位计数器输入进位信号，当第24个 “时” （来自“分”计数器输出的进位信号脉冲到达时 U4计数器的状态位 “0100” ，U6计数器的状态为“0010” ，此时“时”个位计数器的 QC,和“时”

11、十位计数器的 QB 输出都为“1” ，相与后为“1” 。把它们分别送入 U4和 U6计数 器的清零端 R01和 R02，通过74LS90N 内部的与非后清零，计数器复零，从而完 成二十四进制计数。2.42.4较时电路较时电路当刚接通电源或计时出现误时，都需要对时间进行校正。校正电路如下图7 所示：图 7数字电子技术课程设计1111第三节第三节 电路的总体设计与调试电路的总体设计与调试由第二节介绍的电路各个部分的子电路构成的各个部分的功能，再由第一节的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图 8 就时本设计的总体电路：由图 8 可以看出和清楚的整个数字时钟的总体工作原理和整

12、个工作过程：由 555 和 RC 构成的振荡器产生的 1000Hz 的高频信号经过由 3片 74LS90 构成的 1/1000 分频的分频器后得到标准的秒脉冲信号，进入 60 进制的“秒”计时， “秒”的分位进入 60 进制的“分”计时，最后，由分的“时”进位进入 24 进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”， “分”进行校时，得到正确的时间。图 2-图 7 各个部分功能的电路和图 8 的总体数字时钟的电路均在电子电路计算机仿真软件 Multisim 中进行调试和仿真二得到的。电子技术课程设计12图 8电子技术课程设计13第四节第四节 设计总结设计总结通过本

13、次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了激情和用心。记得在电子电工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自

14、己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在 Internt 上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里，我会将其的实物在一个 PLC 板实现出来，当然也有可能做成一个成型的数字时钟哦.最后，我要衷心的感谢老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟

15、悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。电子技术课程设计14附录附录 部分芯片功能参数表部分芯片功能参数表5.1.15.1.1 74LS9074LS9074LS90 的引脚图如下图 10 所示图 1074LS9074LS90 的功能表的功能表5.1.25.1.2 74LS4874LS4874LS48 的引脚图如下图 11 所示：电子技术课程设计1574LS48 的功能表：5.1.35.1.3 555555555 定时器（又称时基电路）是一个模拟与数字混合型的集成电路。555 定 时器是一种应用极为广泛的中规模集

16、成电路。该电路使用灵活、方便，只需外接少量的阻 容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与 检测。目前生产的定时器有双极型和 CMOS 两种类型，其型号分别有 NE555(或 5G555)和 C7555 等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能 力，而 CMOS 定时器具有低功耗、输入阻抗高等优点。555 定时器工作的电源电压很宽，并 可承受较大的负载电流。双极型定时器电源电压范围为 516V，最大负载电流可达 200mA；CMOS 定时器电源电压范围为 318V，最大负载电流在 4mA 以下。555 的引脚图如下图 12：图 12555