第10章 设计下载及调试

《第10章 设计下载及调试》由会员分享，可在线阅读，更多相关《第10章 设计下载及调试（82页珍藏版）》请在金锄头文库上搜索。

1、设计下载和调试,xxx,第10章 设计下载和调试-本章概要,本章主要介绍了PLD的配置模式、设计文件的配置、 下载和调试原理。在配置模式部分，重点介绍了Xilinx的FPGA常用的几 种下载模式；在设计的配置文件部分，重点介绍了PROM配置文件 的生成过程；在设计下载部分，重点介绍了JTAG模式下载设计流文 件的过程；在调试部分，介绍了几种常用的调试PLD的手 段和方法，其中提到了虚拟逻辑分析仪软件工具及其在调 试PLD中的作用。,第10章 设计下载和调试-PLD的配置,对PLD的编程，每个EDA厂商都有自己的EDA软件和 硬件平台支持，在本章中只对Xilinx的PLD配置技术进行 介绍。对设

2、计进行综合和实现的最终目的是要生成一个可以 下载到PLD的配置文件，这个配置文件有很多文件格式， 不同的文件格式所包含的编程信息也有所不同。对于常用 的CPLD和FPGA芯片来说，配置文件有两部分组成：配置 数据和配置命令。在设计文件被下载到器件后，这些信息 就转换成了配置比特文件流。,第10章 设计下载和调试 -可编程逻辑器件配置接口,在介绍该部分内容时，以Xilinx的Spartan-3系列的芯 片的配置接口为例，对于其它系列的芯片的配置可以参考 该部分的配置接口。其设计代码的下载模式主要有：主串 行模式；主SPI模式；主BPI模式；主并行模式；从并行模 式；从串行模式；JTAG配置模式。

3、Xilinx的配置模式受其模式引脚M0,M1,M2的控制。 表10.1给出了在不同模式引脚的状态下所定义的配置模 式，表10.2 给出了配置过程中所使用的信号及功能,第10章 设计下载和调试 -可编程逻辑器件配置接口,表10.1 配置管脚及配置模式,第10章 设计下载和调试 -可编程逻辑器件配置接口,表10.2 配置过程中所使用的信号及功能,第10章 设计下载和调试 -可编程逻辑器件配置接口,可编程逻辑器件配置接口 -主串行模式,在该模式下，使用Xilinx的平台Flash将代码下载到 FPGA芯片内。使用Xilinx的平台Flash有以下优点：1）接口简单，在配置FPGA时使用最少数目的FP

4、GA引 脚;2）每比特较低的配置开销3）在PROM和FPGA之间最高的带宽（相对其它串行 Flash），因此有最快的配置时间。4）小尺寸封装5）在系统内通过JTAG接口可重编程，Xilinx Impact 软件提供支持6）多个I/O和JTAG电压支持，提供了最大的灵活性,可编程逻辑器件配置接口 -主串行模式,图10.1 主串行模式下载结构图,可编程逻辑器件配置接口 -主SPI模式(通常的SPI模式),在该模式下，使用SPI接口的Flash将代码下载到 FPGA芯片内。SPI配置模式对于下面应用是最理想 的：1）系统中已经使用了SPI串行Flash。2）FPGA需要在非易失性存储器存储数据或者从

5、 RAM访问数据。3）大容量的“消费者”应用程序,可编程逻辑器件配置接口 -主SPI模式(通常的SPI模式),通常主SPI模式下载结构图,可编程逻辑器件配置接口 -主SPI模式(内部的主SPI模式),内部的主SPI Flash模式只用于Spartan-3AN系列。 该系列FPGA有一个集成的系统内Flash存储器 （Integrated In-System Flash，ISF），用于基本的FPGA配置。ISF存储器走都大可以存储两个FPGA配置比特 流，以及一些额外的用于FPGA应用的非易失性数据的 存储。,可编程逻辑器件配置接口 -主SPI模式(内部的主SPI模式),内部主SPI模式下载结构

6、图,可编程逻辑器件配置接口 -主BPI模式,主位宽外设接口（master Byte-wide Peripheral Interface,BPI）配置模式可用于Spartan-3A/3AN/3A DSP and Spartan-3E FPGA。在这种模式下，使用并行NOR Flash PROM。BPI模式 用于和字节宽度(x8)和字节宽度、字宽(x8/x16)PROM相连 接。对于FPGA的配置，BPI接口不要求任何规定的Flash 的属性，比如引导块或者指定的扇区大小。BPI接口也能很好的与异步存储器工作，比如Xilinx的 XCFXXP平台Flash；SRAM； NVRAM；EEPROM ；

7、 EPROM。,可编程逻辑器件配置接口 -主BPI模式,NAND Flash存储器采用了不同的技术，通常用于 数码相机的存储卡。扩展的Spartan-3A 系列和 Spartan- 3E FPGAs不直接从NAND Flash配置数据。FPGA的内部振荡器控制接口的时序，并且FPGA 提供CCLK输出时钟引脚。然而，CCLK信号在一个单 独的FPGA应用中并不连接。FPGA在配置时，驱动 LDC2:0引脚为低，HDC引脚为高。在该模式下，使用BPI接口的Flash将代码下载到 FPGA芯片内。,可编程逻辑器件配置接口 -主BPI模式,主BPI模式下载结构图,可编程逻辑器件配置接口 -主并行模式

8、,只有Spartan-3 FPGA支持主并行模式，扩展的 Spartan-3A和Spartan-3E FGPA不支持主并行模式，但支 持BPI模式。,可编程逻辑器件配置接口 -从并行模式,当使用从并行模式时，一个外部的主机，比如微处 理器或微控制器，通过并行的外设接口，将字节宽度的 数据写入到FPGA内。 在该模式下，使用微处理器的外设接口将代码下载 到FPGA芯片内。,可编程逻辑器件配置接口 -从并行模式,从并行模式下载结构图,可编程逻辑器件配置接口 -从串行模式,当使用从串行模式时，一个外部的主机，比如微处 理器或微控制器，通过串行的外设接口，将比特宽度的 数据写入到FPGA内。 在该模式

9、下，使用微处理器的外设接口将代码下载 到FPGA芯片内。,可编程逻辑器件配置接口 -从串行模式,从串行模式下载结构图,可编程逻辑器件配置接口 -JTAG模式,边界扫描JTAG（Joint Test Action Group），即 IEEE/ANSI标准1149.1_1190，是一套设计规则，可以在 芯片级、板级和系统级简化测试、器件编程和调试。该标 准是联合测试行动小组（JTAG）（由北美和欧洲的几家 公司组成）开发的。IEEE 1149.1标准最初是作为一种能 够延长现有自动测试设备（ATE）寿命的片上测试基础结 构而开发的。,可编程逻辑器件配置接口 -JTAG模式,可以从美国TI公司边界扫

10、描页面获得更多信息。利用 该标准整合测试设计，允许完全控制和接入器件的边界引 脚，而无需不易操作的或其它测试设备。每个符合JTAG 要求的器件的输入/输出引脚上都包括一个边界单元。正常情况下，它是透明的和停止运行的，允许信号正 常通过。借助于测试模式下的器件，您可以采集输入信 号，以备后期分析之用；输出信号可以影响板上的其它器 件。,可编程逻辑器件配置接口 -JTAG模式,简而言之，IEEE 1449.1 标准定义了一个串行协议。 无论封装约束怎样，该协议都要求每个符合标准的器件 上要有4个（也可以是5个）引脚。这些引脚定义了测试 接入端口（TAP），以便实现片上测试基础设施的操 作，从而确保

11、印刷电路板上的所有器件安装正确并处于 正确的位置，以及器件间的所有互连都与设计所描述的 一致。,可编程逻辑器件配置接口 -JTAG模式,JTAG标准的信号包含： 1、TCK：这是一个时钟信号，用于同步1149.1内部状态机操作。 2、TMS：1149.1内部状态机模式选择信号。该信号在TCK的上升沿被采样，用来决定状态机的下一个状态。 3、TDI：1149.1数据输入引脚。当内部状态机处于正确状态时，信号在TCK的上升沿被采样，并被移入器件的测试或编程逻辑。 4、TDO：1149.1数据输出引脚。当内部状态机处于正确状态时，该信号代表从器件测试或编程逻辑移出的数据位。 输出数据在TCK的下降沿

12、有效。 5、TRST（可选）：1149.1异步复位引脚。当置低时，内部状态机立即进入复位状态。 由于该引脚是可选的，而通常为器件增加引脚会带来额外的成本，因此很少使用。 此外，内部状态机（如标准所定义的）已经明确定义有同步复位机制。,可编程逻辑器件配置接口 -JTAG模式,JTAG模式下载结构图,第10章 设计下载和调试-创建配置数据,在时序分析器中分析设计时序约束之后，需要创建配置 数据。配置的比特流用于下载到目标器件或到PROM编程 文件中。,第10章 设计下载和调试-配置属性,Xilinx系列PROM产生配置数据的过程。为目标 器件创建一个比特流，需要进行属性设置和运行配置，下 面给出了

13、该过程的步骤：1、右键单击Generate Programming文件；2、如图10.6，选择属性（Properties），打开属性对话 框；3、单击Startup Options目录；4、将FGPA Start-Up Clock选项中的CCLK改为JTAG Clock；,第10章 设计下载和调试-配置属性,图10.6 FPGA startup Clock的属性设置,第10章 设计下载和调试-配置属性,5、如图10.7，单击Readback Options目录；,图10.7 Readback属性选择,第10章 设计下载和调试-配置属性,6、将Security属性改为Enable Readbac

14、k and Reconfiguration；7、单击OK 应用所有新属性；8、在Processes选项卡中，双击Generate Programming 文 件来产生设计比特流；9、单击+展开Generate Programming 文件层级目录；10、浏览Programming File Generation报告，双击 Programming File Generation报告。验证配置数据所设置的 属性；,第10章 设计下载和调试-创建PROM文件,使用iMPACT软件工具,需要比特流（bitstream）文件。 通过PROM对器件进行编程，必须使用iMPACT来产生一 个PROM文件。i

15、MPACT接收包含一个或一个以上的配置 比特流产生一个或一个以上的PROM文件。下面给出在 iMPACT软件工具中的配置步骤：1、创建PROM文件；2、增加额外的比特流；3、产生额外的菊花链（daisy chains）；4、删除现有的比特流并重新产生，或这保存当前的 PROM配置文件；,第10章 设计下载和调试-创建PROM文件,在iMPACT中，创建PROM文件过程如下：1、在Processes 选项中, 双击位于Generated Programming 目录下的Generate PROM, ACE,JTAG文件；2、如图10.8，在Welcome to iMPACT 对话框中，选择 Pr

16、epare a PROM File；,图10.8 Welcome to iMPACT界面,第10章 设计下载和调试-创建PROM文件,3、单击Next；4、如图10.9，在Prepare PROM Files对话框中，设置如 下参数值：,图10.9 Prepare PROM File界面,第10章 设计下载和调试-创建PROM文件,在 “I want to target a:”中, 选择 Xilinx PROM 在PROM File Format中, 选择MCS 在PROM File Name中,输入stopwatch15、单击Next；6、在Specify Xilinx Serial PROM Device对话框中, 选 择Auto Select PROM；7、单击Next；,第10章 设计下载和调试-创建PROM文件,8、如图10.10所示，在File Generation Summary 对话 框中, 单击Finish；9、在In the Add Device File对话框中，单击OK并选择 stopwatch.bit文件；,图10.10 指定PROM芯片对话框,