广工数字电子时钟课程设计报告

《广工数字电子时钟课程设计报告》由会员分享，可在线阅读，更多相关《广工数字电子时钟课程设计报告（19页珍藏版）》请在金锄头文库上搜索。

1、1课课 程程 设设 计计课程名称课程名称 数字电子技术课程设计 题目名称题目名称 功能数字钟的电路设计 学生学院学生学院 物理与光电工程学院 专业班级专业班级 电子科学与技术 14 级 4 班 学学 号号 _ 学生姓名学生姓名 _ 2目录目录1.设计题目：功能数字钟的电路设计.1 2.设计任务和要求.1 2.1 设计任务与要求1 3.原理电路和程序设计.1 3.1 方案比较2 3.1.1 振荡器方案比较2 3.1.2 计数器方案比较3 3.1.3 译码器方案比较3 3.1.4 整点报时电路方案比较3 3.2 单元电路设计3 3.2.1 时钟源单元电路设计3 3.2.2 计数器单元电路设计4 3

2、.2.3 译码单元电路设计.7 3.2.4 校时单元电路设计8 3.2.5 整点报时单元电路设计9 3.2.6 闹钟功能单元电路设计9 4. 电路和程序调试过程与结果.10 4.1 仿真调试过程与结果.10 4.2 电路调试过程与结果.11 5. 总结.12 5.1 设计的优点和不足.12 5.2 改进方案.12 5.3 心得体会.12 6. 附件.13 6.1 元件清单.13 6.2 实物图14 6.3 电路总图（不包括闹钟电路）.15 6.4 IC 芯片引脚图.16 6.5 参考文献.1731 设计题目：设计题目：功能数字钟的电路设计功能数字钟的电路设计数字钟是采用数字电路实现“时” ，

3、“分” ， “秒”数字显示的计时装置。钟表 的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、 按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究 数字钟及扩大其应用，有着非常现实的意义。2.设计任务和要求设计任务和要求2.1 设计任务设计任务和和要求要求1）时钟显示功能，能够以十进制显示“时” 、 “分” 、 “秒” 。 2）具有校准时、分的功能。 3）整点自动报时，在整点时，便自动发出鸣叫声，时长 1s。 选做：选做： 4）闹钟功能，可按设定的时间闹时。2.2 设计目的设计目的1) 掌握数字钟的设计、组装与调试方法。 2）熟悉集成电路的使用方法3.原理

4、电路和程序设计原理电路和程序设计数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。一个具 有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数 器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产 生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时” 、 “分” 、 “秒”译码器译码，并通过显示器显示时间。通过校时电路对秒和分进 行校准，当分向时进位时，报时电路发出整点报时声。数字钟的整机逻辑框图 如下：43.1 方案比较方案比较3.1.1 振荡器振荡器方案比较方案比较在本设计中，振荡器是计时器的核心，主要用来产生时间标准信号

5、（也 叫时基信号） 。数字钟的精确主要取决于时间标准信号的频率及稳定度。时钟源 （秒脉冲信号）可由 555 组成的多谐振荡器构成，如图 3.1.1 所示。经过参数 计算可将振荡器做成频率为 1Hz 的振荡信号作为时钟源，但此方法精度和稳定 性均达不到设计要求，所以不用此方案作为信号源。5图 3.1.1石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它 还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振 动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场 互为因果，这种循环过程一直持续到晶体的机械强度限制时才达到最后稳定。一般说来，这种机械振动的

6、振幅较小，振动频率则是很稳定的。但当外加 交变电压的频率与晶片固有频率相等时，机械振动的幅度将急剧增加，这种现 象称为压电谐振，所以称为石英晶体振荡器。它的品质因数Q处于高达10 000500 000的范围内。其他元件和杂参数对振荡频率的影响极微，故频率稳定 度高。利用此点我们将32768的频率通过4060分频得到时间间隔是两秒，在经过 D触发器分频将其频率变为1Hz。石英晶体振荡器的方案精度高，稳定性好，达到了设计要求，故采用此方 案。3.1.2 计数器方案比较计数器方案比较在本设计中，只要是十进制或十进制以上的计数器都可以做为秒、分、时 计数器。一般使用十进制计数器较简单，常用的计数器有

7、CD4518、74LS90。本 设计使用学习中较为熟悉的 74LS90 作为计数器。74LS90 计数器是一种中规模 二五十进制加法计数器，可以构成任意进制的计数器。3.1.3 译码器方案比较译码器方案比较本设计需要用 7 段 LED 数码管来显示时间，因此需要用到 BCD 码七段译6码驱动器。此类译码驱动器型号有 74LS47（共阳） 、74LS48（共阴） 、4511（共 阴）等驱动器来驱动共阴 LED 数码管。本设计使用共阴数码管，所以相应使用 4511 七位共阴译码器。3.1.4 整点报时电路方案比较整点报时电路方案比较该功能可以通过两种方案实现。一种可以在当分秒显示为 00：00 的

8、时候用 四输入的与非门接入由 555 定时器构成的单稳态电路中。由于仅有分秒输出此 时全为低电平则输出为高电平，平时输出为低电平择可以触发单稳态电路，使 其工作。另一种是直接从有分钟向时钟进位的信号端口，即从与非门接出来， 直接作为 555 定时器构成的单稳态电路的 2 端口。由于第二种方案接法比较简 单。所以选择第二种。3.2 单元电路设计单元电路设计3.2.1 时钟源单元电路设计时钟源单元电路设计如图 3.1 所示，时钟源由石英晶体振荡器与 CD4060 构成。将 32768 的频 率通过 CD4060 分频后变为 2Hz，再经过 D 触发器进行再次分频（2 分频） ，最 终得到稳定的 1

9、Hz 时钟源。其原理和计算过程是，4060 作为 14 位加法计数器， 将 32768Hz 分频为 2Hz（32768/2e15=2） ，再经 D 触发器二分频为 1Hz 的信号。 但是后来实物出来得到的频率较快，所以改用了直接用 555 定时器触发，通过 修改参数设置了较为稳定的频率。如图 3.173.2.2 计数器单元电路设计计数器单元电路设计74LS90 计数器功能很强，利用脉冲反馈法，适当改变连线、配合门电路就可以灵活构成任意进制的计数器。本设计需要 60 进制和 24 进制的计数器，计 数器容量皆为两位数，所以只需要两片 74LS90 即可构成。以下为 74LS90 的芯 片资料。真

10、值表： Reset Inputs 复位输入 输出 R0(1) R0(2) R9(1) R9(2) QD QC QB QA H H L X L L L L H H X L L L L L X X H H H LLH X L X L L X L X L X X L X L L X COUNT COUNT COUNT COUNT H=高电平 L=低电平 =不定BCD 计数顺序（注 1） 输出 Count QD QC QB QA 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 88 H L

11、L L 9 H L L H 进制计数顺序（注 2） 输出 Count QA QD QC QB 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 H L L L 6 H L L H 7 H L H L 8 H L H H 9 H H L L 注 1：对于 BCD（十进）计数，输出 QA 连到输入 B 计数 注 2：对于 5-2 进制计数，输出 QD 连到输入 A 计数图 3.2.1 74LS90 引脚图9按照下图的接法，用两个 74LS90 芯片分别构成 60 进制和 24 进制计数器。图 3.2.2 60 进制计数器图 3.2.3 24 进

12、制计数器60 进制计数器作为秒计时模块和分计时模块，而 24 进制计数器则作为时 计时模块。3.2.3 译码单元电路设计译码单元电路设计译码部分使用 CD4511 芯片作为七段共阴数码管的译码芯片，引脚图如图 3.2.4 4511 功能介绍： A、B、C、DBCD 码输入端。10QA、QB、QC、QD、QE、QF、QG译码输出端。 LT测试输入端，LT =1 时，译码输出全为 1。 BI消隐输入端，BI=1 时，译码输出全为 0。 LE锁定端，LE=1 时，译码器处于锁定（保持）状态，译码器输出保持 在 LE=0 时的数值。当 LE=0，LT=0，BI=0 时为正常译码。 CD4511 是一个

13、用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码 译码器，特点如下：具有 BCD 转换、消隐和锁存控制、七段译码及驱动功能的 CMOS 电路能提供较大的拉电流。可直接驱动 LED 显示器。而限流电阻要根据电 源电压来选取，本设计电源电压 5V 时使用 300 的限流电阻。单元电路如图 3.2.5 所示。图 3.2.4 图 3.2.53.2.4 校时单元电路设计校时单元电路设计作为一个时钟，要实现其功能，必不可少的就校时电路。要在时钟计时功 能上加上校时功能，对“分” 、 “小时”进行调整，对校时电路的要求是：在小 时校正时不影响分、秒的正常计时，在分校正时不影响秒和小时的正常计时。

14、 图中给出给出一种“时” ， “分”校正电路，其中 J1 时校正开关，J2 为分校正 开关，其控制功能如图所示。校时脉冲采用秒脉冲。因为校时电路由组合电路 组成，有可能产生抖动现象，电容 C1 与 C2 可以消除部分抖动。电路如图 3.2.6 所示。11图 3.2.6其中 J1 为分校正开关，J2 为时校正开关。考虑到实际校时问题，校时脉 冲采用 2Hz 脉冲。 其中开关 J1 和 J2 的功能表如下：J1J2功能11计数10校时01校分3.2.5 整点报时单元电路设计整点报时单元电路设计设计任务要求整点报时为响一秒，所以需要用单稳态触发器构成延时电路， 设计如图 3.2.7 所示。12图 3

15、.2.7其中 555 定时器连接成单稳态触发器，延迟时间 Tw 可以通过 R1 与 C2 来 控制。Tw=1.1RC，所以 R1 为 91k，C2 为 10F，Tw 约为 1s。当有进位脉冲 时，555 构成的单稳态触发器延迟 1s，蜂鸣器鸣叫 1s。3.2.6 闹钟功能单元电路设计闹钟功能单元电路设计由于使用数字 IC 芯片作为逻辑控制，所以闹钟功能只能预先设定好指定时 间，不然则难以连线。本设计采用 14:59 作为闹钟预设时间，即到达 14:59 后 闹钟响起，15:00 闹钟停止。逻辑电路图如图 3.2.8图 3.2.8当 0 输入端为 0,1 输入端为 1 时，74LS08 输出为

16、1，蜂鸣器报警，8 个输 入端，只要有一个输入端不符合要求，74LS08 输出为 0，蜂鸣器不报警。 所以本设计闹钟连接如下表：1314590 0 0 1 1 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 0 0 1 1Qd Qc Qb QaQa Qd QcQc QbQb QaQa Qd QcQc Qb QaQa QdQd Qc Qb QaQa以上特殊输出端接到闹钟电路相应输入端即可实现预设时间的闹钟功能。4. 电路和程序调试过程与结果电路和程序调试过程与结果4.1 仿真调试过程与结果仿真调试过程与结果本设计在 mutisim12 中进行仿真，在仿真过程中发现该仿真软件不能对晶 振分频电路进行仿真，所以采用 555 定时器作为时钟源进行仿真。仿真软件中 555 定时器构成的时钟