《数字逻辑第六章ppt培训课件》由会员分享，可在线阅读，更多相关《数字逻辑第六章ppt培训课件（59页珍藏版）》请在金锄头文库上搜索。
1、第6章,第 6章,第一节 数字系统的基本概念 第二节 数据通路 第三节 由顶相向下的设计方法 第四节 小型控制器的设计方法 第五节 微程序控制器的设计 第六节 数字系统设计实例,数字系统,数字系统概念,第一节 数字系统的基本概念,若干数字电路和逻辑部件构成的能够存储、处理并传输数字信息的设备。,控制器,处理器,管理各个子系统按规定顺序协同工作,由逻辑子系统组成，具有计数、寄存、译码、运算等功能,输入输出接口,系统与外界交换信息,存储器,存储数据和各种控制信息,有没有控制器是数字系统的关键,芯片结构,数字系统_单片机,药片装瓶计数演示系统,数字系统举例,数字系统的设计方法,数字逻辑电路,要求,真
2、值表卡诺图状态表状态图,化简,数字逻辑电路设计,数字系统,要求,最上层系统设计,划分,若干子系统,若干功能块,划分,设计控制器,时序机,简单的模块,数字系统的设计流程,数字系统的设计方框图,智能仪表设计,10057327P398,子系统ALU,第二节 基本子系统,实现：8种运算功能,控制参数：,三个 M0M1M2,构成数字系统必不可少的逻辑功能部件。,实现：算术加、减、传送、加1等运算功能,子系统ALU,i = 0,1,2,3,实现：16种逻辑运算,16种算术运算,控制信号：,五个 S0S1S2S3M,74LS181,74LS181功能表,演示_74LS181功能,寄存器堆,寄存器,通用寄存器
3、：,专用寄存器：,暂存参与ALU运算的数据和结果。4、8、16、32位,状态寄存器、指令寄存器、程序计数器,存储器,写数据：地址送入MAR数据送入MDR WR有效写入存储矩阵,读数据：地址送入MAR RD 有效 存储矩阵的数据送入MDR,读/写信号不能同时有效！,总线结构,第三节 数据通路,多个系统部件之间进行数据传输的公共通路。,AB、DB、CB,1、多路选择器结构,P161 图6.4,R1+R2R3,始端与终端固定不变，信息只能从始端传向终端。,信息的始端和终端是相对的。,总线结构,MUX A,三态门结构,2、三态门方式,P162 图6.5,演示_三态门总线结构,双向结构,=0,3、双向数
4、据结构,P162图6.5,C1、C2不能同时有效！,=1,数据通路,演示_数据通路,Ri+Rj Ri,RAM Ri,Ri RAM,Ri + RAM Ri,16个寄存器,设计方法,第四节 数字系统的设计方法,例：设计一个8位二进制无符号数并行累加运算系统，使之能连续完成两数相加并存放累加和。,需要如下子系统： 一个8位的加法器，用来完成二数相加的操作； 两个8位寄存器(A和D)，分别存放加数和被加数； 一个8位寄存器(B)，存放求和结果； 一个1位的寄存器(C)，用来存放进位信号并指示是否溢出； 一个控制器，用来协调和控制各个子系统的工作。,控制算法： 各寄存器清零； 取加数，放入A寄存器； 取
5、被加数，放入D寄存器； 相加并将结果放入B寄存器，进位信号放C寄存器。,设计方法,化简：,控制算法：,设计方法,数字系统的设计核心是控制器的设计,数字系统的设计任务,1、对任务进行分析、合理划分若干子系统。,2、设计系统控制器，从而协调各子系统的工作。,3、对各子系统进行逻辑设计。,设计方法,Algorithmic State Machine,用ASM图描述控制器的控制过程,状态框,101,abc,分支框,设计方法ASM图,多条件分支,条件输出框,在某条件满足时输出,与(P)状态有关的,ASM图举例,P169 例4演示,试题9,同步时序状态机如图所示，其中X1、X2是两个外部输入信号，Z是输出
6、信号。将时序状态机转换为ASM图。,ASM图举例,数字比较系统如下，首先将两个数据存入RA和RB，再进行比较，最后将大数存入RA。画出ASM图。,1,0,ASM小型控制器的设计,第五节 小型控制器的设计,计数器,* 根据ASM图确定存在几种状态 (n个变量可描述2n种状态),* 将每个状态给以任意状态编码（标在状态框右上角）,* 根据输入条件及ASM图设计次态控制逻辑,7个状态用3个触发器,* 计数状态译码后输出控制信号,控制器是一种时序逻辑电路,控制执行部件,设计依据：输入信号和ASM图,计数型控制器图,计数器 含有n个触发器。触发器的2n个状态以二进制编码作为状态变量，并与ASM流程图中每
7、一个已编码的状态框一一对应。,次态控制逻辑 就是实现状态激励函数逻辑表达式。,输出译码器 对不同状态下产生的各种控制信号进行译码。,小型控制器的结构框图,P172 例6 举例,根据ASM，求四个控制信号,设计加法累加运算器的控制器，要求采用计数器型控制器。（初始寄存器A寄存器B已清零）,P172 例6 举例,(电平信号控制),T2,T2,(电平信号控制),P172 例6 举例,1,2,3,4,5,6,7,8,ASM小型控制器的设计,3个状态-需要2个触发器,11,10,00,已知ASM图如下，用PLA阵列和一定数量的D触发器实现。,计数型控制器,D触发器+PLA,计数型控制器举例,设计如图所示
8、计数器型控制器。计数器状态变化发生在T1时序，打入寄存器控制信号发生在T2时序。,计数型控制器举例,试题7,控制器的ASM图如图所示，规定使用D触发器，设计“计数器型”控制器。其中控制信号C2为脉冲控制信号，C1C3为电平控制信号。设状态周期T=T1+T2，T1用作触发器状态改变时序，T2用于C2控制信号定时。,试题7,试题7,计数型控制器的缺点：ASM流程图的微小变化，会牵动全局，要重新生成次态激励函数。,多路选择器型控制器,多路选择器按控制算法的要求，为其对应的触发器生成次态激励函数。,* 根据ASM图给多路选择器的输入端提供适当的输入值,* 给ASM图中每个二进制编码状态赋予十进制数码,
9、* 建立状态转换表，求多路选择器数据输入端的函数值,多路选择器型控制器举例1,(D2 ) (D1),A1A0,Q2Q1,0,1,AB,1,1,1,1,0,多路选择器输入端表达式,Q2Q1,Q2Q1,多路选择器型控制器举例1,多路选择器型控制器举例2,D2,0,0,X3,1,1,0,10204678 P181,多路选择器型控制器举例2,通用多路选择器型控制器3,10204678P180,输入多路开关的数目取决状态码位数,输出多路开关的数目取决输出变量个数,11个状态,多路选择器型控制器举例4,多路选择器型控制器举例4,进位CJ,定序型控制器,一个状态对应一个触发器，一对一法,1000,0100,
10、0010,0001,定序型控制器,试题11,4个,2个,某控制器的状态图如图所示。 1、请将该图转换为ASM图。 2、若采用“计数器型”控制器结构，控制器需要几个D触发器？ 3、若采用“定序型”控制器结构，控制器需要几个D触发器？,第6章掌握内容, 1、数字系统的组成及功能, 2、数字系统自上而下的设计方法, 3、各种子系统的功能, 5、数据通路的含义, 6、 算法流程图的符号及表示方法, 7、 计数器型控制器的原理及设计步骤, 8、多路选择器型控制器的原理及设计步骤, 9、 定序型控制器的原理及设计步骤, 4、 组成总线的两种方式,微程序控制器的概念,第六节 微程序控制器的设计,用软件的方法
11、设计硬件,控制器,控制部件,执行部件,ALU、寄存器组、存储器等,控制命令-微命令,微操作,状态反馈,若干条微命令的集合,若干条微指令的序列,在计算机中一条机器指令对应一段微程序,仿照解题程序的方法，把所有的操作控制信号汇集在一起，编成微指令，存放在EPROM中。,微程序与机器指令,ADD指令的微程序,AUB指令的微程序,N个微命令,投影组成原理P190图,投影反汇编实例,投影运算器框图,微程序控制器的设计举例,RAMR2,4,0,0,0,0,0,4,2,1 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0,3,微程序控制器的设计举例,RAMR
12、2,4,0,0,0,0,0,4,2,1 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0,3,0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0,微指令的格式,操作控制,顺序控制,微命令,1 0 0 1 1 0 0 0 0 1 1,* 操作控制：发出管理和指挥系统工作的控制信号,* 顺序控制：决定下一条微指令的地址,0 0 0 0 0 0 0 0 1 1 1,测试字段,下址字段,P1P200时地址要进行修改,微程序控制器的结构,作用：,存放系统内的全部微程序。,组成：,ROM,容量：取决微指令的条数,字长 = 微指令长度,作用：,组成：,微命令寄存器：存放微命令,微地址寄存器：存放下一条微指令地址,存放从控制器存储器中读出的信息,114条，微地址寄存器需要7位,作用：,组成：,采用组合逻辑电路,自动完成修改微地址,T1 -微指令打入微指令寄存器,T4 -从ROM读一条微指令,执行周期,微程序控制器的设计,1、设计微指令编码,2、设计地址转移逻辑,题解P120 16,取操作模式,ADD,R0SA,R1SB,SA + SB R1,R2SA,0SB , SA + SB R3,MOV,微程序举例,十进制加法,R3=6,0 0 0 1,一条汇编指令,试题11,
