数字电子半导体存储器技术

《数字电子半导体存储器技术》由会员分享，可在线阅读，更多相关《数字电子半导体存储器技术（63页珍藏版）》请在金锄头文库上搜索。

1、数字电子半导体存储器技术1 概述 2 只读存储器(ROM) 3 随机存储器(RAM) 4 存储器容量的扩展 5 用存储器实现组合逻辑函数 6 存储器的VHDL描述,1 概述半导体存储器是一种能存储大量二值信息 (或称为二值数据)的半导体器件，其功能是在数 字系统中存放不同程序的操作指令及各种需要计 算处理的数据。半导体存储器是电子计算机以及 一些数字系统的不可缺少的组成部分。,半导体存储器从存、取功能上可以分为两 大类：（1）只读存储器(Read Only Memory，简称 ROM)只读存储器(ROM)又分为掩模ROM、可编 程ROM(Programmable ReadOnly Memory

2、,简 称PROM)和可擦除的可编程ROM(Erasable Pr ogrammable Read Only Memory，简称EPR OM)几种不同类型。,（2）随机存储器(Random Access Memory, 简称RAM)随机存储器(RAM)根据所采用的存储单元 工作原理的不同，又分为静态存储器(Static Ra ndom Access Memory,简称SRAM)和动态存 储器(Dynamic Random Access Memory,简称 DRAM)。从制造工艺上又可以把半导体存储器分为 双极型和MOS型。MOS电路(尤其是CMOS电路 )具有功耗低、集成度高的优点，目前大容量的

3、 存储器都是采用MOS工艺制作。,2 只读存储器(ROM) 2.1 只读存储器的电路结构只读存储器属于非易失存储器，断电后所 存储的数据不消失。在只读存储器中的掩模 ROM、可编程ROM、可擦除的可编程ROM(如 EPROM)，一旦数据写入，正常工作时所存储的 数据是固定不变的，只能读出，不能随时写入。 电信号可擦除的可编程ROM(如EEPROM)、快 闪存储器(Flash Memory)在正常工作时所存储 的数据是可以读出，也可以随时写入，断电后所 存储的数据不消失。,只读存储器(ROM)的电路结构如图7.2.1所 示。 图7.2.1 ROM的电路结构图,ROM的内部电路由存储矩阵、地址译码

4、 器、输出缓冲器和存储器控制等组成。每一个存储单元或基本存储单元有一个对 应的地址编码，以其对应的地址编码来寻找。若 按编址形式，存储单元可分为：(1)字结构方式 即一旦被选地址选中，读出一个存储单元的信息. 译码器采用线选法；(2)位结构方式即一旦被地 址选中，读出一个基本存储单元的信息。译码器 采用重合选择法。地址译码器的作用是将输入的地址代码译,成相应的控制信号，利用这个控制信号从存储矩 阵中把指定的单元选出，并把其中的数据送到输 出缓冲器。输出缓冲器的作用有两个，一是能提高存 储器的带负载能力，二是实现对输出状态的三态 控制，以便与系统的总线连接。,2.2 掩模只读存储器掩模只读存储器

5、所存储的数据是按照用户 的要求而专门设计的，由用户向生产厂订做，在 出厂时内部存储的数据就已经被“固化”在里边了, 只能读出，不能写入。存储单元可以用二极管构 成，也可以用双极型三极管或MOS管构成。每 个单元能存放1位二值代码(0或1)每一个或一组 存储单元有一个对应的地址代码。一个由MOS管构成具有2位地址输入码A1、 A和4位数据输出D0D3的掩模只读存储器电 路如图7.2.2所示。,图7.2.2 用MOS管构成的 掩模只读存储器 存储矩阵,2.3 可编程只读存储器(PROM) PROM的总体结构与掩模ROM相同，所不 同的是在出厂时已经在存储矩阵的所有交叉点上 全部制作了存储元件。存储

6、元件通常有两种电路 形式： 一种是由二极管组成的结破坏型电路； 另一种是由晶体三极管组成的熔丝型电路，结构 示意图如图7.2.3所示。,图7.2.3PROM结构示意图,图7.2.4是一个4位熔丝型PROM结构示 意图。它由存储矩阵、地址译码驱动器以及读写 控制电路组成。图中存储矩阵由4个存储单 元组成。,图7.2.4熔丝型 4位PROM结构 示意图,2.4 可擦除的可编程只读存储器(EPROM)最早研究成功并投入使用的 EPROM 是用 紫外线照射进行擦除的， 并被称之为EPROM。 因此， 现在一提到EPROM， 就指的是这种用 紫外线擦除的可编程ROM(Ultra-Violet Erasa

7、bl e Programmable Read-Only Memory，简称 UVEPROM)。EPROM采用MOS型电路结构，其存储单 元通常由叠栅型MOS管组成。叠栅型MOS管通 常采用增强型场效应管结构。叠栅注入MOS管,(Stacked-gate Injection Metal-Oxide-Semico nductor,简称SIMOS管)的结构原理图和符号如 下图所示。,由SIMOS管组成的256位EPROM如图 7.2.6所示，写入数据时漏极和控制栅极的控制 电路没有画出。256个存储单元排列成1616矩 阵。输入地址的高4位加到行地址译码器上，从 16行存储单元中选出要读的一行。输入

8、地址的 低4位加到列地址译码器上，再从选中的一行存 储单元中选出要读的一位。如果这时 =0，则 这一位数据便出现在输出端上。,图7.2.6 使用SIMOS管组成的 256位EPROM,2.5 电信号擦除的可编程ROM(EEPROM)EEPROM(也有写成E2PROM)是一种可以 用电信号擦除和改写的可编程ROM。EEPROM 的擦除和改写电流很小，在普通工作电源条件下 即可进行，擦除时不需要将器件从系统上拆卸下 来。EEPROM不仅可以整体擦除存储单元内容, 还可进行逐字擦除和逐字改写。,EEPROM的电路结构与UVEPROM的主要 区别是构成存储单元的MOS管的结构不同。EE PROM的存储

9、单元采用浮置栅型场效应管(Float ing gate Tunnel Oxide,简称Flotox 管)，其结 构如图7.2.7所示。,图7.2.7 Flotox 管的结构和符号,2.6 快闪存储器(Flash Memory) 快闪存储器也是一种电信号擦除的可编程 ROM。快闪存储器采用了一种类似于EPROM的 单管叠栅结构的存储单元，结构示意图如图 7.2.9所示。快闪存储器的存储单元如图7.2.10所示。 在读出状态下，字线给出+5V的逻辑高电平，存 储单元公共端VSS为0电平。如果浮置栅上没有 充电，则叠栅MOS管导通，位线上输出低电平; 如果浮置栅上充有负电荷，则叠栅MOS管截止,位线

10、上输出高电平。图7.2.9快闪存储器中的叠栅MOS管和符号,图7.2.10 快闪存储器的存储单元,3 随机存储器(RAM)随机存储器也叫随机读/写存储器，简称 RAM。在RAM工作时可以随时从任何一个指定 地址读出数据，也可以随时将数据写入任何一个 指定的存储单元中去。优点是读、写方便，使用 灵活。缺点是一旦断电以后所存储的数据将随之 丢失，即存在数据易失性的问题。RAM电路通常由存储矩阵、地址译码器和 读/写控制电路(也叫输入/输出电路)几部分组成, 电路结构框图如图7.3.1所示。,RAM根据存储单元的工作原理的不同分为 静态随机存储器SRAM和动态随机存储器DRAM 两大类。 图7.3.

11、1 RAM电路结构框图,3.1 静态随机存储器(SRAM)静态随机存储器SRAM的存储单元是在静 态触发器的基础上附加控制线或门控管而构成的. 它们是靠电路状态的自保功能存储数据的。由于 使用的器件不同，静态存储单元又分为MOS型 和双极型两种。基本的电路结构如图7.3.2所示.,图7.3.2 SRAM电路基本结构,3.2 动态随机存储器（DRAM）动态随机存储器DRAM的存储单元是利用 MOS管栅极电容能够存储电荷的原理制成的。 电路结构比较简单，但由于栅极电容的容量很小 (只有几皮法)，而漏电流不可能为零，所以电荷 的存储时间有限。为了及时补充泄漏掉的电荷以 避免存储信号丢失，必须定时给栅

12、极电容补充电 荷。通常把这种操作叫做刷新或再生。因此，工 作时必须辅以比较复杂的刷新电路。单管动态存储单元是所有存储单元中电路,结构简单的一种。虽然它的外围控制电路比较复 杂，单由于在提高集成度上所具有的优势，使它 成为目前所有大容量DRAM首选的存储单元。单 管动态MOS存储单元的电路结构图如下图所 示。,存储单元由一只N沟道增强型MOS管VT和 一个电容CS组成。在进行写操作时，字线给出 高电平，使VT导通，位线上的数据就经过VT被 存入CS中。在进行读操作时，字线同样给出高 电平，并使VT导通。这时， CS经VT向位线上的 电容CB提供电荷，使位线获得读出的信号电平. 因为在实际的存储器

13、电路中位线上总是同时接有 很多存储单元，使CB远远大于CS，所以位线上 读出的电压信号很小。因此，需要在DRAM中设 置灵敏的读出放大器，一方面将读出信号加以放 大，另一方面将存储单元里原来的信号恢复。,4 存储器容量的扩展当使用一片ROM或RAM器件不能满足对存 储容量的要求时，就需要将若干片ROM或RAM 组合起来，形成一个容量更大的存储器。存储器 的扩展主要工作是地址线、数据线和控制信号线 的连接。,4.1 位扩展方式如果每一片ROM或RAM中的字数已经够用 而每个字的位数不够用时， 应采用位扩展的连 接方式，将多片ROM或RAM组合成位数更多的 存储器。位扩展的连接方法如下：根据所需扩

14、展的 位数确定RAM/ROM芯片数；将所有芯片的地址 线、片选线 、RAM的 读线、 写线或者 ROM的 使能线分别并联起来；每个芯片的 I/O端口作为扩展后的整个RAM输入/输出数据端,的一部分图7.4.1(c)给出一个用两片128K8位的 RAM构成的128K16位的RAM电路实例。芯 片型号是DS1245W(3.3V SRAM)，芯片封装如 图7.4.1(a)和(b)所示，芯片采用JEDEC标准32- pin DIP封装或电源罩模块(Power Cap Module (PCM)34pin封装，芯片引脚端A0A16为地址输 入，DQ0DQ7数据输入/输出， 为芯片使能(片 选线)， 写使能

15、， 输出使能，VCC电源(+3.3 V)，GND地，NC为空脚。,图7.4.1 位扩展方式电路例,4.2 字扩展方式如果每一片存储器的数据位数够用而字数 不够用时，则需要采用字扩展方式，将多片存储 器(RAM或ROM)芯片接成一个字数更多的存储 器。位扩展的连接方法如下：根据所需扩展的 字数确定RAM/ROM芯片数；将所有芯片的地址 线、输入/输出数据端I/O线、RAM的 读线、 写线或者ROM的 使能线分别并联起来；各芯 片的片选线 根据扩展后的存储器的存储空间 地址分布（各存储芯片的存储映象），分别与高,位地址译码器的输出相连接。图7.4.2(c)给出一个用两片512K8位的 RAM构成的

16、10248位的RAM电路例。芯片 型号是DS1250W(3.3V SRAM)，芯片封装如图 7.4.2(a)和(b)所示，芯片采用JEDEC标准32- pin DIP封装或电源罩模块(Power Cap Module (PCM)34pin封装，芯片引脚端A0A18为地址输 入，DQ0DQ7数据输入/输出， 芯片使能(片 选线)， 写使能， 输出使能，VCC电源(+3.3 V)，GND地，NC空脚。,图7.4.2 字扩展方式电路例,5 用存储器实现组合逻辑函数将多个输入和多个输出的组合逻辑电路框 图与存储器的电路框图进行比较，可以发现将存 储器的地址线作为输入变量，将存储器的数据线 作为输出变量，可以实现多输入、多输出的组合 逻辑电路功能，即可以用存储器实现组合逻辑函 数。以EPROM 2716芯片为例，其逻辑结构如 图7.5.1所示。,图7.5.1 2716的逻辑结构图,