《数字集成电路设计第4章》由会员分享，可在线阅读，更多相关《数字集成电路设计第4章（41页珍藏版）》请在金锄头文库上搜索。
1、1,数字集成电路 电路、系统与设计,导线,Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic,July 30, 2002,导线,2,要实现构成电路的各种器件之间的互连线有许多种选择。当代最先进的工艺可以提供许多铝或铜金属层以及至少一层多晶。甚至通常用来实现源区和漏区的重掺杂n+和p+扩散层也可以用来作为导线。集成电路的导线形成了一个复杂的几何形体，它引起电容、电阻和电感等寄生参数效应。所有这三个寄生参数对于电路的特性都会有多方面的影响： 1、都会使传播延时增加，或者说相应于性能的下降。 2、都会影响能耗和功率的分布。 3、都会引起额外的噪声来
2、源，从而影响电路的可靠性。,3,导线,电路图,实际视图,设计者对于导线的寄生效应、它们的相对重要性以及它们的模型有一个清晰的理解是非常重要的。,4,互连影响芯片,5,导线模型,考虑了导线的大部分寄生参数的模型,只考虑电容的模型,6,互连寄生的影响,互连寄生 减少可靠性 影响性能和功耗 互连参数 电容 电阻 电感,7,Nature of Interconnect,Global Interconnect,Source: Intel,8,互连参数,电容,9,Capacitance of Wire Interconnect,10,电容： 平行板模型,首先考虑一条简单的矩形导线放在半导体衬底上，如图所示
3、。,电容： 平行板模型,11,如果这条导线的宽度明显大于绝缘材料的厚度，那么就可以假设电场线垂直与电容极板，并且它的电容可以用平行板模型来模拟。在这些情况下该导线的总电容可以近似为：,由上公式可以得到电容正比于两个导体之间相互重叠的面积而反比于它们之间的间距。,12,介电常数,下表是几种用在集成电路中的绝缘层的相对介电常数。,13,边缘场电容,此时在导线侧面与衬底之间的电容不再能被忽略，而成为总电容的一部分。如图(a)所示，要对这个几何形态建立确切的模型是很困难的。因此作为工程实践的要求，我们采用一个简化模型把这个电容近似为两部分的和，如图(b)。,当W/H的比例在稳步下降甚至在先进的工艺中已
4、下降到了1以下时，所假设的平板电容模型变得很不精确。,14,边缘电容和平行板电容的对比,如图所示是包括边缘场效应时互连线电容与W/tdi的关系。对于较大的W/H值，总电容接近平板电容模型。当W/H小于1.5时，边缘电容部分变成了主要部分。有趣的是，当线宽小于绝缘层厚度时，总电容不再和线宽有关。,15,多层互连结构中导线间的电容耦合,如图所示，每条导线并不只是与接地的衬底耦合，而且也与处在同一层及处在相邻层上的邻近导线耦合。,16,多层互连结构的影响,在多层互连结构中导线间的电容已成为主要因素。随特征尺寸的缩小，导线间电容在总电容中所占比例增加，如右图可以得到最好的说明。当W变成小于1.75H时
5、，导线间电容开始占主导地位。,17,典型互连电容(0.25 mm CMOS),P104 例4.1,18,0.25um工艺下，M1长10cm，宽1um，求其平板电容，边缘电容和耦合电容。平板电容：（0.1*106um2）*30aF/um2=3pF边缘电容：2*（0.1*106um）*40aF/um=8pF耦合电容： 0.1*106um*95aF/um=9.5pF,19,互连参数,电阻,20,导线电阻,R0=/H为材料的薄层电阻。,21,常用金属电阻率,22,薄层电阻,23,硅化物多晶栅的MOSFET,n,+,n,+,SiO,2,多晶硅,硅化物,p,趋肤效应,24,至今我们一直把半导体导线的电阻看
6、成是线性的和不变化的。对于大多数半导体电路确实如此。然后在非常高的频率下会出现一种额外的现象，称为趋肤效应，它使导线电阻变成与频率有关。高频电流倾向于主要在导体的表面流动，其电流密度随进入导体的深度而呈指数下降。趋肤深度定义为电流下降为他的额定值的 时所处的深度，由下式给出：,趋肤效应,25,这一效应可以近似假设为电流均匀流过这个导体的厚度为的外壳，如下图所示：假设导线的总截面现在局限在大约2(W+H) ，那么高频(ffs时)时电阻表达式如下：这里,26,如何减小互连电阻,选择性技术扩展 使用更好的互连材料 减少平均线长度 如铜、硅化物 更多的互连层 减少平均线长度,27,Modern Int
7、erconnect,28,Example: Intel 0.25 micron Process,5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric,29,互连参数,电感,30,导线模型,31,集总模型,Clumped=L*Cwire；其中L是导线的长度而Cwire是每单位长度的电容。驱动器模拟成一个电压源已经一个电源内阻Rdriver。,32,集总RC模型,左图电路称为RC树，它有如下性质： 1、该电路有一个输入节点。 2、所有的电容都在某个节点和地之间。 3、该电路并不包含任何电阻回路。,这个特殊电路拓扑的一个有意义的结果是在源节点
8、r和该电路的任何节点i之间存在一条唯一的电阻路径。沿这条路径的总电阻称为路径电阻Rii。例如，如上图，源节点r和节点4之间的路径电阻为R44=R1+R3+R4。,集总RC模型,33,可以延伸电阻的定义来说明共享路径电阻Rik，它代表了从跟节点r至节点k和节点i这两条路径共享的电阻：现在假设这一王若N个节点中的每一个最初都被放电至GND，并且在时间t=0时在节点r上加一个阶跃输入。于是在节点i处的Elmore延时(相当于这个网络的一阶时间常数)由下式给出：,34,无分支的RC链,这一链形网络的Elmore延时可以利用下式推导：节点i处的Elmore延时可以用下式推导：,35,导线模型,假设: 一
9、条总长L的导线被分隔成完全相同的N段，每条的长度为L/N。 因此每段的电阻和电容分别为rL/N和cL/N。所以,当N很大时，这一模型渐进地趋于分布线rc线，上面的式子变为,36,分布rc线,图(b)是分布rc模型，图(c)为分布rc线的电路图表示。,分布rc线,37,这个电路中节点i处的电压可以通过求解以下一组偏微分方程来确定:于是分布rc线的确切特性可以通过减小L使它渐进零来得到，对于L0，上式就变成了熟知的扩散方程：,38,模拟得到的电阻-电容导线的阶跃响应与时间及位置的关系,39,集总和分布RC网络对比,40,经验规则, MJIrwin, PSU, 2000,1、rc延时只是在tpRC近
10、似或者超过驱动门的tpgate时才予以考虑。上述规则定义了一个临界长度：Lcrit = tpgate/0.38rc当互连线超过这个临界长度Lcrit时RC延时才占主要地位。 Lcrit的确切值取决于驱动门的尺寸及所选用的互连材料。 2、rc延时只是在导线输入信号的上升（下降）时间小于导线的上升（下降）时间RC时才予以考虑。换言之，它们应当只在下式成立时才予以考虑：trise RC 当这一条件不满足时，信号的变化将比导线的传播延时慢，因此采用集总电容模型就已足够了。,41,RC与集总C,上面的规则可以通过右图的简单电路来说明。,传输线模型,42,传输线的基本性质是信号以波的形式传播通过互连介质，
11、这不同于分布rc模型。在波动模式中，信号的传播是通过交替地使能量从电场传送到磁场，或者等效地说，从电容模式转变成电感模式。,传输线模型,43,考虑时间t时上图中传输线上的一点x。以下一组方程成立：当假定漏导g等于0并忽略电流i时，我们将得到如下波的传播方程：,无损传输线,44,为了更好的理解传输线特性，我们假设这条线的电阻很小，这种情形下建立了一个简化的电容/电感模型（无损传输线）。对于无损线，原波的传播方程可以简化为理想波动方程：一个阶跃输入传播速度v：传播延时是传播速度的倒数：,无损传输线,45,传输线的特征阻抗：,终端情形,46,终端决定了当波到达导线末端时有多少部分被反射。反射系数：在
12、终端处总的电压和电流是入射和反射波形的和：,传播线不同终端的特性,47,传输线的瞬态特性,48,如图，一条完整传输线的瞬态特性受传输线特性阻抗Z0、信号源的串联阻抗ZS以及在末端的负载阻抗ZL的影响。分别考虑RS=5Z0， RS=Z0， RS=1/5Z0三种情况。,传输线的瞬态特性,49,经验设计规则,50,什么时候考虑传输线效应是合适的？当输入信号的上升或下降时间（tr、tf）小于传输线的飞行时间（tflight）时应考虑传输线效应。由此可以得到以下的经验设计规则，它确定了何时应当考虑传输线效应：传输线效应只有当导线的总电阻比较小时才应当考虑，即：当总电阻比特征阻抗小很多时，传输线可以考虑为无损的条件，即：,传输线的SPICE模型,51,课堂练习,52,根据Elmore延时公式, ，试计算如下电路图中从in到out的延时。,In,Out,
