《[物理]组合逻辑电路》由会员分享，可在线阅读，更多相关《[物理]组合逻辑电路（59页珍藏版）》请在金锄头文库上搜索。
1、复 习,逻辑运算,逻辑门,(2) 学习常用中规模集成模块,(3) 了解电路中的竞争和冒险现象,本 章 重 点,(1)掌握分析和设计电路的基本方法。,第三章 组合逻辑电路,3-1 组合逻辑电路的分析,组合逻辑电路：电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。,时序逻辑电路：电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。,组合逻辑电路的组成特点：,由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。,组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。,组合 逻辑 电路,电路只有一个输出：单输出组合逻辑电路,电路有多个输出：多输出
2、组合逻辑电路,组合逻辑电路的基本分析方法,分析思路：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。,穷举法: 穷举法的结果是真值表。即列出n个输入变量的所有2n个输入组合，并根据每一个输入组合决定所有门的输出，逐级推出电路的输出，得到真值表。,例：分析如图的逻辑电路。,1,0,0,1,0 0 0 0,0 0 1 1,1,0,0 1 0 1,1 0 0 0,1 0 1 1,1 1 0 0,1 1 1 1,0 1 1 0,3.1.2 分析实例,例 3-1 分析图示的逻辑功能。 （单输出组合电路）,3.1.2 分析实例,输 入 中间输出 输出,分析：,当四个输入有偶数个“1”（
3、包括全“0”），输出为1；而有奇数个“1”时，输出为“0”。 电路功能：四输入偶校验器,A1 A2 A3 A4 F1 F2 F0 0 0 0 1 1 10 0 0 1 1 0 01 1 1 1 1 1 1,例 3-2 组合逻辑电路分析 (多输出组合电路),真值表,功能分析：半加器 S：A、B两数相加 C：进位位 可作为运算器基本部件,例 3-3 分析下图电路的逻辑功能。,解：,(1)写出输出逻辑函数式,设计思路：,基本步骤：,分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。,分析设计要求并列出真值表求最简输出逻辑式画逻辑图。,首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符
4、号与逻辑取值(即规定它们何时取值 0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。,根据真值表用代数法或卡诺图法求最简“与或”式，然后根据题中对门电路类型的要求，将最简与或式变换为需要的逻辑函数表达式。,3. 2 组合逻辑电路的设计,要求：电路用最少的逻辑门(成本低) ；最少的输入端数；芯片间的连线最少(可靠性高)；满足速度要求，应使级数尽量少，以减少门电路的延迟。 ,例3.4 设计一个三变量的多数表决电路。用与非门实现。,解：,(1)分析设计要求，列出真值表,设 A、B、C 同意时取值为 1，不同意时取值为 0；F 表示表决结果，通过则取值为 1，否则取值为 0。可
5、得真值表如右。,(2)化简输出函数，并求最简与非式,3.2.2 设计实例,例3.8 设计一个排队电路。输入A、B、C为电位信号，通过排队电路分别由FA、FB 、 FC输出。在同一时间只能有一个信号通过，如果同时有2个以上信号出现，则按A、B、C的优先顺序通过。写出FA、FB 、 FC的表达式。,解：,(1)分析设计要求，列出真值表,(3)化简变换，并画出逻辑图,解：,(2) 求最简输出函数式,Ci = Ai Bi,(3) 画逻辑图,例 设计半加器电路。,半加器：将两个 1 位二进制数相加，而不考虑低位进位。,(1)分析设计要求，列真值表。,将用“异或”门实现的半加器改为用“与非”门实现,函数表
6、达式变换形式：,用“与非”门实现半加器逻辑图如图所示：,第二节 算术逻辑运算及数值比较组件,一、加法器,（一）加法器的功能与分类,功能：实现N位二进制数相加,按实现方法分类：串行进位加法器、超前进位加法器,（1）串行进位加法器,如图：用全加器实现4位二进制数相加。,注意：CI0=0,（2）超前进位加法器,进位位直接由加数、被加数和最低位进位位CI0形成。,（二）加法器的应用,例6：试用四位加法器实现8421BCD码至余3BCD码的转换。,加法器的逻辑符号,N位加法运算、代码转换、减法器、十进制加法,解：余3码比8421码多3，因此：,A3-A0：8421码,B3-B0：0011（3）,CI0：
7、0,输入 A（a3a2a1a0） B (b3b2b1b0)：输出（A B）= 1,二、数值比较器,（一）功能：能对两个相同位数的二进制数进行比较的器件。,（1）逻辑符号：,A：四位二进制数输入（3为高位）,AB、A b、a b、a = b：控制输入端， 高有效,（2）逻辑功能：,（自己完成比较器功能表）,B：四位二进制数输入（3为高位）,A（a3a2a1a0） B (b3b2b1b0)： （A B）= 1,A（a3a2a1a0）= B (b3b2b1b0)： 由控制输入决定,（二）比较器的应用,例1：八位二进制数比较,例2：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。,解:
8、A3A0：8421BCD码,解：位扩展，用两片4位比较器,低位的输出与高位的控制输入连接,B3B0：0100（十进制数4）,A B输出端用于判别,第三节 译码器和编码器,（特定含义：规则、顺序）,二进制代码,某种代码,译 码,编 码,译码器,编码器,一、译码器,（一）二进制译码器,二进制译码器输入输出满足：m=2n,译码输入 译码输出a1 a0 y0 y1 y2 y30 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1,如：24译码器38译码器416译码器,（二）十进制译码器,又称：二十进制译码器或：410译码器,译码输入：n位二进制代码,译码输出m位：,一
9、位为1，其余为0,或一位为0，其余为1,译码输入，二进制编码0-7依次对应8个输出,38译码器74LS138,八个输出端，低电平有效。译码状态下，相应输出端为禁止译码状态下，输出均为,S1、,A0 A2,使能端的两个作用：,（1）消除译码器输出尖峰干扰,EN端的正电平的出现在A0-A2稳定之后,EN端正电平的撤除在A0-A2再次改变之前,（2）逻辑功能扩展,例：用38译码器构成416译码器,例：用38译码器 构成416译码器,X0-X3：译码输入,E：译码控制 E=0，译码E=1，禁止译码,X3-X0：0000-0111，,第一片工作,X3-X0：1000-1111,第二片工作,例12：试用
10、CT74LS138和与非门构成一位全加器。,解:全加器的最小项表达式应为,（三）译码器的应用,（三）数字显示译码器,（1）七段数码管,（2）七段显示译码器,：高电平亮,：低电平亮,每一段由一个发光二极管组成,输入：二十进制代码,输出：译码结果，可驱动相应的七段数码管显示出正确的数字,七段译码器CT7447,D、C、B、A：BCD码输入信号,ag：译码输出，低电平有效,熄灭信号输入/灭零输出信号,二、编码器,优先编码,功能：输入m位代码输出n位二进制代码m2n,优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。,逻辑功能：任何一个输入端接低电平时，三个输出端有一组对应
11、的二进制代码输出,（一）二进制编码器,将输入信号编成二进制代码的电路,如图：三位二进制编码器（ 8线3线编码器）。,8线3线优先编码器CT74LS148,：编码输出端,管脚定义：,（二）编码器的应用,（3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出:1000-1111,解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片,（2）实现优先编码：高位选通输出与低位控制端连接,例14：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。,第四节 数据选择器和数据分配器,在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或
12、加以处理。,将传送来的或处理后的信息分配到各通道去。,数据选择器,数据分配器,多输入,一输出,选择,一输入,多输出,分配,发送端，并串,接收端，串并,一、数据选择器,（一）分类：二选一、四选一、八选一、十六选一,双四选一数据选择器CT74LS153,双四选一数据选择器CT74LS153,简易符号,八中选一数据选择器CT74LS151,（二）数据选择器的应用,例：试用最少数量的四选一选择器扩展成八选一选择器。,解：（1）用一片双四选一数据选择器，实现八个输入端（2）用使能端形成高位地址，实现三位地址，控制八个输入。,例：试用四选一数据选择器构成十六选一的选择器,二、数据分配器,（一）数据分配器的
13、功能,分配器与选择器的功能相反,一输入,多输出,逻辑符号,（二）数据分配器的应用,例：利用数据选择器和分配器实现信息的“并行串行并行”传送。,由译码器连成的数据分配器,0 0 0,0,1,1,0,译码,禁止译码,0,1,第五节 奇偶检验电路,（2）奇偶检验,（1）奇偶检验码,一、奇偶检验,二、奇偶位产生和检验电路,异或门的功能：奇数个1的连续异或运算其结果为1；偶数个1的连续异或运算其结果为0。,S = 0，传输无误；S = 1传输有误,发送端偶检验位表达式：,接受端偶检验位表达式：,第六节 模块化设计概述,选择合适的集成电路 减少电路所需的模块总数 降低成本 提高电路可靠性。,（1）根据系统
14、的逻辑功能要求画出系统结构框图，且按功能将其划分成若干个子方框 （2）根据各子功能框的要求，选用合适的MSI或LSI （3）根据实际情况，有时需按传统设计方法设计出相关的接口电路和外围辅助电路,设计步骤：,设计原则：,例：设计一个将8421BCD码转换成余3BCD码的码组转换器。,（2）采用与逻辑电路输出端等同数量的数据选择器 且附加门（本题需用四个选择器）,（3）采用译码器附加相应数量门（本题需一块4线-16线译 码器和四个门）,（5）采用ROM和可编程逻辑器件（后续章节学习）。,经比较，采用第种方法最经济合理,（1）利用经典的传统设计法，用SSI实现（见例5）,（4）采用一块四位二进制加法器（见例6）,第七节 组合电路中的竞争与冒险,一、冒险与竞争,竞争：,冒险：,在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后,由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。,二、竞争与冒险的判断,代数法：,或的形式时，A变量的变化可能引起险象。,卡诺图法：,如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。,
