集成电路设计原理 第6章 MOS电路版图设计

《集成电路设计原理 第6章 MOS电路版图设计》由会员分享，可在线阅读，更多相关《集成电路设计原理 第6章 MOS电路版图设计（63页珍藏版）》请在金锄头文库上搜索。

1、国际微电子中心集成电路设计原理第六章 MOS电路版图设计1国际微电子中心集成电路设计原理6-1 MOS管图形尺寸的设计2国际微电子中心集成电路设计原理思考题1.MOS管沟道的宽长比(W/L)如何确定？2.MOS管沟道的宽度(W)和长度(L)如何 确定？3.MOS管源漏区尺寸如何确定？3国际微电子中心集成电路设计原理 6.1.1 MOS管宽长比(W/L)的确定1. NMOS逻辑门电路 (1)NMOS逻辑门电路是有比电路 ，根据VOL的要求，确定最小R 。ViVoVDDMLMIViVoVDD MDME(2) 根据负载CL情况和速度要求(tr 和tf) 确定负载管和等效输入管的 最小W/L 。VOL

2、 (VDD VTL )2 2R(VOHVTI)E/E饱和负载VOL VTD 2 2R(VOHVTE)E/D其中：R =KI KL=(W/L)I (W/L)L4国际微电子中心集成电路设计原理 6.1.1 MOS管宽长比(W/L)的确定1. NMOS逻辑门电路（续）ViVoVDDMLMIViVoVDD MDME(3) 根据静态功耗的要求 来确定负载管最大的W/L 。(4) 根据上述结果最终 确定负载管和等效输 入管的W/L 。(5) 根据输入结构和 等效输入管的W/L确 定每个输入管的W/L 。VDDABCF5国际微电子中心集成电路设计原理 6.1.1 MOS管宽长比(W/L)的确定2. CMOS

3、逻辑门电路(2) 根据负载CL情况和速度 要求(tr和tf) 确定等效的 PMOS管和NMOS管的最小 W/L 。ViVoVDDMPMN(1) 根据抗干扰能力(噪声容限、 输入转折电压V*)确定0范围。V* =VDD+ VTP +VTN o 1 + oo增大VDD0VOViVDDV*6国际微电子中心集成电路设计原理 6.1.1 MOS管宽长比(W/L)的确定2. CMOS逻辑门电路（续）(4) 根据电路结构和等 效的W/L确定每个管 的W/L 。(3) 根据上述结果最终确定等效的 PMOS管和NMOS管的最小W/L。无比电路VOL与o无关VDDABFnor2ViVoVDDMPMN7国际微电子中

4、心集成电路设计原理 6.1.1 MOS管宽长比(W/L)的确定3. 传输门电路(2) 对于CMOS传输门，一般应当考虑NMOS 管和PMOS管特性的对称性。(1)MOS的W/L直接影响传输门的导通电阻，因而影响传输速度。因此，根据传输速度的要求（考虑负载情况和前级驱动 情况）来确定MOS管的W/L.8国际微电子中心集成电路设计原理6.1.2 MOS管沟道长度(L)的确定(2)要考虑工艺水平。(1)要考虑MOS管的耐压能力 ，一般MOS管的击穿电压由源漏穿通电压决定：BVDSP=qNBL2/2osi(3)要考虑沟道长度调制效应对特性的影响 。WL9国际微电子中心集成电路设计原理6.1.3 MOS

5、管沟道宽度(W)的确定(2)对于长沟器件，应根据工艺水平先考虑确 定沟道宽度W，然后再根据已确定W/L的值 来确定L的值。(1)根据已确定的W/L 和L的值来确定W的值 。LW10国际微电子中心集成电路设计原理6.1.4 MOS管源漏区尺寸的确定一般是根据MOS管的沟道宽度W和相关的设计规则来确定源漏区最小尺寸。源 漏区尺寸越小，寄生电容以及漏电就越小 。MOS管的源漏区具 有可互换性。对于W/L较大的器件一般采用叉指状图形。11国际微电子中心集成电路设计原理6-2 版图的布局布线12国际微电子中心集成电路设计原理思考题1.布局布线的策略是什么？2.复用单元设计有什么好处？13国际微电子中心集

6、成电路设计原理6.2.1 布局 1.布局的基本原则芯片的布局设计是要解决电路图或逻辑 图中的每个元件、功能单元在版图中的位置 摆布、压焊点分布、电源线和地线以及主要 信号线的走向等。首先确定电路中主要单元（元件）的位 置，再以主要单元为中心安置次主要单元和 次要单元。相关单元（包括压点）要尽量靠近，以 主要单元为主调整单元（器件）的形状和位 置，方便布线，缩短布线。14国际微电子中心集成电路设计原理6.2.1 布局 2.布局示例1 电子表芯片液晶显示译码电路走时电路定时电路 比较电路分频电路振荡器调节控制电路报时驱动15国际微电子中心集成电路设计原理6.2.1 布局 2.布局示例2 存储器模块

7、SRAM存储矩阵输入输出读写 控制地址 译码16国际微电子中心集成电路设计原理 6.2.2 布线 1. 布线基本原则最常用的布线层有金属、多晶硅和扩 散区，其寄生电阻和寄生电容有所不同。 电源线、地线选择金属层布线，线宽要 考虑电流容量（一般1mA/m)。长信号线一般选择金属层布线，应尽量 避免长距离平行走线。多晶硅布线和扩散区布线不能交叉而 且要短。必须用多晶硅走长线时，应同时 用金属线在一定长度内进行短接。17国际微电子中心集成电路设计原理 6.2.2 布线 2. 布线示例18国际微电子中心集成电路设计原理 6.2.3 优化设计1. 源漏区面积优化相邻同型MOS 管源漏区相连接时 采用有源

8、区直接连 接可以减小源漏区 面积，减小寄生电 容和漏电，也减小 了芯片面积。 1219国际微电子中心集成电路设计原理 6.2.3 优化设计2. 器件排序优化通过排序优化可以提高速度，减小漏电 。 GNDOUTGNDOUTADBCOUT DOUTABC20国际微电子中心集成电路设计原理 6.2.3 优化设计3. 宽沟器件的优化设计(1)宽沟器件可以由 多个器件合成，方便 布局布线，减小栅极 电阻。 (2)宽沟器件源漏区 开孔要充分，提高沟 道特性的一致性（尤 其是模拟电路）。 21国际微电子中心集成电路设计原理 6.2.3 优化设计4. 复用单元的设计将常用结构的 组合图形（包括电 路单元）按设

9、计规 则要求设计为可复 用的单元，供设计 过程中调用， 减少设计错 误，并便于 修改。Active ContactPolyContactVia1PAD22国际微电子中心集成电路设计原理6-3 CMOS电路的抗闩锁设计23国际微电子中心集成电路设计原理思考题1.什么是闩锁效应？它有什么危害？2. 如何消除闩锁效应？24国际微电子中心集成电路设计原理6.3.1 CMOS电路中的闩锁效应VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRsRwIRsIRwVDDGNDVON-P-VO触发的必要条件： 1.两个发射结均正偏 2.npn*pnp 1 3.IPowerIH寄生可控硅一 旦

10、被触发，电流巨 增，将烧毁芯片。25国际微电子中心集成电路设计原理6.3.2 抗闩锁设计的基本原则（1）减小RS和RW ：均匀且充分设计阱和衬 底的电源和地的欧姆接触，并用金属线连接 ，必要时采用环结构。 （2）减小npn和pnp ：加大MOS管源漏区 距阱边界的距离，必要时采用伪收集极结构 。VDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+ N-阱26国际微电子中心集成电路设计原理6.3.3 内部电路的抗闩锁设计(1)内部一般电路工作电压低，工作电流小 ，一般采用的方法是：充分且均匀地布置P 型衬底电源的欧姆接触孔和N型衬底地的欧姆接触孔，用金属线直接连接

11、到电源或地 。(2) 工作电流较大的器件（单元）或状态同 步转换集中的模块，一般采用保护环（N+ 环或P+环）的结构。27国际微电子中心集成电路设计原理6.3.4 芯片外围电路的抗闩锁设计外围电路主要是指输入/输出单元电路，一方面易受高压影响，另一方面工作电流 很大。因此，极易发生闩锁效应，通常都 采用双环保护结构，而且保护环上要充分 开孔，用金属线直接连到电源或地上。28国际微电子中心集成电路设计原理6.3.4 芯片外围电路的抗闩锁设计 双环结构示意图NNPPPPNNPPNN N阱P衬底地地地地电源电源电源电源29国际微电子中心集成电路设计原理6.3.4 芯片外围电路的抗闩锁设计 输出驱动单

12、元局部版图示例30国际微电子中心集成电路设计原理6-4 MOS电路的抗静电设计31国际微电子中心集成电路设计原理思考题1.MOS电路为什么要有抗静电设计？2.对静电保护电路有何要求？3.静电保护电路由那些形式？保护原理是什么？32国际微电子中心集成电路设计原理6.4.1 MOS电路抗静电设计的必要性在测试、封装和使用过程 中来自人体或设备的静电可达 几千伏以上，而 MOS器件的栅 氧化层很薄，面积很小，绝缘 性能又很好，因此静电电荷形 成很高的电压足以使栅氧化层 击穿，使器件失效。因此，采 用抗静电保护设计措施是MOS 电路得以应用发展的必要前提 。padVDDMPMNVSSVDDMPMNVS

13、Spad33国际微电子中心集成电路设计原理 6.4.2 MOS电路抗静电设计思想（1）保护电路不能影响正常电路的功能； （2）保护电路放电电阻尽可能小； （3）放电回路能承受高的瞬态功耗； （4）保护电路应有抗闩锁能力； （5）保护电路占用尽可能小的芯片面积。抗静电设计就是在电路的端口增设保 护电路，使得静电电荷形成的高压在到达 正常电路之前，通过保护电路将静电电荷 泄放掉，而保护电路自身也不被损坏。34国际微电子中心集成电路设计原理6.4.3电阻-二极管保护电路1. 基本原理padVDDMPMNVSSR1R2Dn1Dp1Dn2R1为多晶电阻，起限流作用 ，防止放电电流过大（一般 在1K左右）

14、。 Dp1 、Dn1是用N+、P+扩散区分别与阱和衬底形成的二 极管，起电压箝位和电荷泄 放作用。面积一般设计为 1000m2左右，并采用抗闩锁的保护环结构。35国际微电子中心集成电路设计原理6.4.3电阻-二极管保护电路1. 基本原理（续） R2为N+电阻，起延迟、缓冲作用，防止外来高 电压直接作用于MOS管的栅极。阻值一般在几 十左右。 Dn2是R2形成的寄生二极管，起到进一步的保护 作用。padVDDMPMNVSSR1R2Dn1Dp1Dn236国际微电子中心集成电路设计原理6.4.3电阻-二极管保护电路2. 版图示例37国际微电子中心集成电路设计原理6.4.4 MOS晶体管保护电路1.

15、基本原理利用保护管NMOS和 PMOS的饱和导通或沟道穿 通效应以及漏极寄生二极管 完成静电泄放。保护管W/L要足够大以 便获得小的导通电阻，并采 用抗闩锁的保护环结构。 R为N+电阻，起延迟、缓冲 作用。padVDDMPMNVSSR38国际微电子中心集成电路设计原理6.4.4 MOS晶体管保护电路2.版图示例39国际微电子中心集成电路设计原理6-5 版图设计方法40国际微电子中心集成电路设计原理思考题1.集成电路芯片设计有那些方法？各种方法的优缺点是什么？41国际微电子中心集成电路设计原理6.5.1全定制（full-custom)设计方法 1.概念及特点缺点是设计周期长、设计费用高，同时要

16、求设计者具有相当深入的微电子专业知识和丰 富的设计经验。利用人机交互图形系统，由版图设计者针 对具体电路和具体要求，从每个器件的图形、 尺寸开始设计，直至整个版图的布局布线。可获得最佳的电路性能和最小的芯片尺寸 ，有利于提高集成度和降低生产成本，适用于 通用芯片和高性能芯片的设计以及库单元的设 计。 42国际微电子中心集成电路设计原理6.5.1全定制（full-custom)设计方法 2.常用的CAD工具人机交互图形编辑 设计规则检查（DRC）电学规则检查（ERC）版图参数提取（LPE）版图与电路图一致性检查（LVS ）电路仿真（spice等）43国际微电子中心集成电路设计原理6.5.1全定制（full-custom)设计方法 3.版图举例手表芯片高性能16位CPU标准单元dffps全定制芯片的局部版图44国际微电子中心集成电路设计原理6.5.2标准单元（Standard Cell）设计方法1.概念由于标准单元库是预先设计好的，不是为 某个芯片专门设计的，因