《微型计算机原理与接口技术 第5章 存储器new》由会员分享，可在线阅读，更多相关《微型计算机原理与接口技术 第5章 存储器new（37页珍藏版）》请在金锄头文库上搜索。
1、第五章 存储器n存储器分类n存储器的性能指标n随机存储器RAMn只读存储器ROMn存储器系统的设计存储器的分类存储器外部存储器内部存储器硬盘软盘磁带光盘RAMROMSRAMDRAMPROMEPROMEEPROM缓冲存储器存储器的性能指标n存储容量n存取速度n存储器的可靠性：用平均故障间隔时间 （MTBF）来衡量，为两次故障之间的平 均时间间隔，越长越可靠。n性价比存储系统的体系结构速度快容量小速度慢容量大静态随机存取存储器(SRAM)n存储信息的原理n单元电路是由6个MOS管组成的双稳态触发器电路 来存储0或者1，0或1的状态能一直保持，直到重新 写入新数据；数据的读出是非破坏性的，数据读出
2、后，原始的信息保持不变。n结构n存储矩阵，决定存储器中存储单元的排列形式，有 字结构和位结构两种n地址译码器，用来选择存储单元，有线性译码和复 合译码两种，通常采用复合译码n控制逻辑与三态数据缓冲器，控制CS、WR、RD信 号典型的SRAM芯片n典型的SRAM芯片有：n2114（2K4）n6116（2K8）n6264（8K8）n62128（16K8）n62256（32K8）2K：表示该芯片内部存 储单元的数目，这个数 决定存储芯片地址线的 数目。 8：表示该芯片每个存 储单元存储信息的位数 ，这个数决定存储芯片 数据线的数目。SRAM芯片 HM6116nA0A10 :地址线nI/O07:数据线
3、nWE:写允许信号， 低电平有效nOE:读允许信号， 低电平有效nCE:片选I/O I/O I/O1 2 3 4 5 6 7 8 9 10 11 12131424232221201918171615A7 A6 A5 A4 A3 A2 A1 A0 1GNDWEA8 A9OE A10 CEVCC（+5V）2 3I/O8 I/O7 I/O6 I/O5 I/O4HM6116（2K8）SRAM与CPU的连接CPU存储器 接口 电路SRAM地址总线控制总线数据总线地址线An-A0数据线I/O8-I/O1OECSWE动态随机存取存储器(DRAM)n存储信息的原理n利用电容存储电荷来保存信息的，由于电容 会缓
4、慢放电而丢失信息，所以必须定时对电 容充电，称为刷新。n刷新：把存储单元的数据进行读出，经过读 放大器放大之后再写入该存储单元以保存电 容中的电荷。DRAM结构特点nDRAM的地址线是复用的，即地址线分为 行地址和列地址两部分。在对存储单元 进行访问时，由行地址选通信号RAS把行 地址送入行地址锁存器；再由列地址选 通信号CAS把列地址送入列地址锁存器nCPU与DRAM之间的信息交换由DRAM控 制器完成。DRAM芯片 Intel2164nA0A7 ：地址线 （复用）nDIN：数据输入 DOUT ：输入输出nWE ：读写控制信 号nRAS:行选通信号 CAS：列选通信号116 2 3 4 5
5、6 7 815 14 13 12 11 10 9Vss(+5V) CAS DOUT A6 A3 A4 A5 A7NC DIN WE RAS A0 A1 A2 GNDIntel 2164 (64K1)高集成度的DRAM及内存条n把若干DRAM芯片安装在一块印刷电路板上， 构成具有一定容量的存储器（其输入与输出线 都已标准化），只要将其插入到主板上提供的 存储条插座上，就可形成微型计算机内存。这 种标准化的存储器配件称“内存条”。内存插槽内存芯片内存条SRAM和DRAM的比较SRAMDRAM集成度低高容量小大刷新无附加刷新电路速度快较慢应用场合CACHE内存条高速缓冲存储器（CACHE）nCACH
6、E的作用nCACHE的工作原理CACHE的作用n为了克服CPU与主存储器的速度的差异， 充分发挥CPU的速度优势，而在主存和 CPU之间设置一个容量小而速度快的存储 器，通常由SRAM构成。CACHE的工作原理n平时，系统程序、应用程序以及用户数据是存放在硬 盘中的；n在系统运行时，正在执行的程序或需要常驻的程序由 操作系统从硬盘中装入主存储器中；n而在主存储器中经常被CPU使用的一部分内容，要“拷 贝”到CACHE存储器中，与CPU一起高速运行。n一级Cache集成在CPU内部，向CPU直接提供所需的指 令和数据。二级Cache在CPU芯片外，当一级Cache不 命中时，由二级Cache提供
7、CPU所需的数据。一级 Cache的容量为64KB，二级Cache的容量已超过12MBPC机中分级存储器结构可编程可擦除ROM(EPROM)nEPROM特点nEPROM芯片 Intel2764nEPROM工作方式EPROM特点nROM和PROM的内容一旦写入，就无法改 变，而EPROM却允许用户根据需要对它 编程，且可以多次用紫外光照射进行擦 除和重写EPROM芯片 Intel2764Intel 2764 8K8nA0A12 :地址线nO07:数据线nPGM:编程脉冲控制端， 输入，连接编程信号nOE:输出允许信号，低 电平有效nCE:片选信号nVPP:编程时电压输入nVCC:电源电压，5伏存
8、储器容量的扩展n位扩充：增加存储字长n字扩充：增加存储器字的数量n字位扩充：既增加存储器字的数量，又 增加存储字长存储器系统的设计n所要考虑的问题nCPU总线的负载能力nCPU的时序和存储器存取速度之间的配合n存储芯片的选取及数目n片内寻址和片间寻址地址线的分配n译码电路的选取（有线性译码、全译码和部分译码 方式）n数据线、控制线的连接n举例说明举例（1）nSRAM芯片Intel4114容量为1K4位，组 成2K8位的存储器系统。n要求：写出解题步骤和画出系统的电路 图。解题步骤n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信 号？线形译码方式n需要的控制信号
9、的类型及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围举例（2）n假设一个16位微机系统的RAM容量为4KB ，采用1K8的RAM芯片，安排在64K空 间的最低4K位置， A9A0作为片内寻址 ， A15A10译码后作为芯片寻址n要求：写出解题步骤和画出系统的电路 图。解题步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？全译码方 式n需要的控制信号的类型及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围举例（3）n用2K8的RAM芯片6116和74LS138芯片 设计一个8K8的存储器
10、系统，使其存储 器空间在24000H25FFFH解题步骤n74LS138芯片介绍n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信 号？部分译码方式n需要的控制信号的类型及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围74LS138芯片介绍存储器芯片数目的确定n存储器系统的总容量为8K8，即8K字节n每片RAM芯片的容量为2K8，即2K字节n所以：需要芯片总数为_进行片内寻址和片间寻址地址 线的分配n由于6116芯片有2K个存储单元，所以需 要_根地址线，才能选择其中某一个 存储单元n选择8086地址总线A0A
11、19中的低_ 地址线进行片内寻址n选择8086地址总线A0A19中的高_ 地址线进行片间寻址11A0A10A11A19片间寻址地址线的译码1# RAM芯片的片选端2# RAM芯片的片选端3# RAM芯片的片选端4# RAM芯片的片选端采用部分译码方式：每个存储器芯片的地址空间nA19 A18 A17=000时n#1: 04000H047FFHn#2: 04800H04FFFHn#3: 05000H05700Hn#4: 05800H05FFFHnA19 A18 A17=001时n#1: 24000H247FFHn#2: 24800H24FFFHn#3: 25000H25700Hn#4: 2580
12、0H25FFFHn芯片地址有重叠86系列计算机的寻址能力CPU数据 总线地址 总线寻址 能力支持操作系统模式80888201M B实模式808616201M B实模式80286162416MB实模式、保护模式80386SX16324GB实模式、保护模式、V86模式80386DX32324GB实模式、保护模式、V86模式8048632324GB实模式、保护模式、V86模式实模式（Real Mode）n8086/8088CPU所采用的工作模式，20条 地址线能寻址1M存储空间n寻址方式为：n段地址：偏移地址n存储器的实际地址（物理地址）为：n段地址16偏移地址保护模式（Protect Mode）n80286以上的CPU利用保护模式的寻址方式， 能够访问整个存储器地址空间n寻址方式：n选择器：偏移地址n存储器地址的转换（对80386）n由段管理部件把16位选择器变成了32位段起始地址 （基地址），再由32位起始地址同逻辑地址中指定 的偏移量相加，就得到实际的物理地址。虚拟86模式（Virtual 86 Mode）n80386以上才有这种模式，是保护模式的 一种子模式nV86模式可同时提供多个8086实模式的 存储空间，又有保护功能，存储器的运 行和控制是在进入保护模式后由程序来 切换的。
