触发器与同步时序逻辑电路

上传人:kms****20 文档编号:51270148 上传时间:2018-08-13 格式:PPT 页数:60 大小:1.27MB
返回 下载 相关 举报
触发器与同步时序逻辑电路_第1页
第1页 / 共60页
触发器与同步时序逻辑电路_第2页
第2页 / 共60页
触发器与同步时序逻辑电路_第3页
第3页 / 共60页
触发器与同步时序逻辑电路_第4页
第4页 / 共60页
触发器与同步时序逻辑电路_第5页
第5页 / 共60页
点击查看更多>>
资源描述

《触发器与同步时序逻辑电路》由会员分享,可在线阅读,更多相关《触发器与同步时序逻辑电路(60页珍藏版)》请在金锄头文库上搜索。

1、触发器与时序电路触发器RS触发器D触发器状态机米利(Mealy)模型摩尔(Moore)模型时序电路同步时序电路触发器掌握触发器的基本类型及其状态描述了解触发器的结构与工作原理掌握触发器的基本应用电路触发器触发器(Flip-Flop): 具有记忆功能的逻辑单元双稳态门,又称双稳态触发器,在两种状态下 运行的电路。触发器保持自身状态,直到有输入脉冲(触发 ),输出根据规则改变,并保持此状态直到下 一个触发来临。对脉冲边沿敏感,在边沿瞬间改变状态。四类触发器:RS,JK,D和T触发器锁存器锁存器(Latch)电平触发的存储单元,由触发器构成,不同的是他的数据存储取决于输入时钟(使能),它可以使输出状

2、态不随输入端状态的变化而改变,处在保持状态(如何区别触发器的保持)。使能有效时,输出随输入改变使能无效时,输出保持(不随输入变化)触发器与锁存器都具有保持触发器保持在0或1,置1(置位)或置0(复位)锁存器保持在前期锁存的输入值触发器边沿触发,在边沿瞬间改变输出,随后保持锁存器电平锁存,使能无效时,锁存输入值并保持;有效时,输出随输入变化。RS触发器n基本RS 触发器n同步RS 触发器(时钟脉冲控制的RS 触发器)n主从RS 触发器基本RS 触发器R=1、S=0时,则Q=1,Q=0,触发器置1(置位)R=0、S=1时,则Q=0,Q=1,触发器置0 (复位) R与S状态必须相异,触发信号为S=0

3、( R=1,称 置位)或为R=0 ( S=1,称复位)R、S称为触发信号,在下降沿瞬间改变并使触发 器保持0或1状态。R=1、S=1,Q与Q维持状态不变R=0、S=0: Q与Q维持不明确,禁止使用同步RS 触发器 锁存器当CP=0时 Q3=Q4=1,触发器保持原来状态不变。当CP=1时若R=0,S=1;Q4=1,Q3=0,触发器置1; 若R=1,S=0;Q3=0,Q4=1,触发器置0; 若R=S=0; Q3=Q4=1,触发器状态保持不变 ; 若R=S=1; Q3=Q4=0,触发器状态不定(Q3 、Q4不可能同时置0)。 同步RS 触发器锁存器D触发器锁存器当CP=1时 触发器状态随D的状态改变

4、而改变当CP=0时Q3=Q4=1,触发器保持原来状态不变,即保持为 CP下降沿以前的D的状态。D触发器锁存器QnQn+1D 000 011 100 111QnQn+1D=0D=1001101DQn+1 00 11激励表 状态表 D触发器锁存器动作特点在控制端CP等于逻辑1期间,输出Q的状态随着输入D的 改变而改变;在控制端CP等于逻辑0期间,输出Q的状态被锁存。被锁 存的状态是控制信号CP从逻辑1到逻辑0转变时刻的输入 D的状态。由于在CP =1时,输出和输入的关系似乎是“透明” 的,所以这个锁存器也被称为透明锁存器。JK触发器JKQn+1 101 010 00Qn 11Qn真值表与状态方程

5、QnQn+1 JK=00JK=01JK=11JK=10 00011 11001状态表 JK触发器n激励表QnQn+1JK 000X 011X 10X1 11X0JK触发器当 JK = 11时,在 CP=1 期间,JK 锁存器将不断空翻。能够保证触发器正常翻转的时钟脉冲的宽度应该不小于 3tpd。但是,为了避免再次翻转,CP脉冲的宽度又不能大 于3tpd。这个条件实际上是无法实现的。所以实际电路中只有RS锁存器和D锁存器,并不存在JK锁 存器。T触发器TQn+10Qn 1QnQnQn+1 T=0T=1 001 110QnQn+1T 000 011 101 110状态表 激励表 T触发器n采用D触

6、发器构成的T、T触发器触发器的简单应用计数器计数是数字电路的一个基本功能。一个计数器通常由一 组触发器构成,该组触发器按照预先给定的顺序改变其 状态。同步计数器(Synchronous Counter):所有触发器的状态改变是在同一个时钟脉冲的同一个有 效边沿上发生。异步计数器(Asynchronous Counter):计数器中的每个触发器的时钟部分或全部不同。二进制异步加法计数器 (行波计数器 )n计数器实际上由n个T 触发器构成。第一个T 触发 器的C端连接系统时钟,其后每一级触发器都将前级 触发器的输出(或输出的非)作为本级的时钟输入 。二进制异步减法计数器 (行波计数器 )行波计数器

7、的时钟和计数状态的关系关于行波计计数器,比较较容易混淆的是加法计计数与减法计计数对对应应的时钟时钟 来源以及触发发沿的组合关系。通过波形图可以很方便地确定这些问题,现将它们的组合情况列表如下: 上升沿触发下降沿触发加法计数 后级时钟 来自前级的后级时钟 来自前级的Q减法计数后级时钟 来自前级的Q后级时钟 来自前级的注意在应应用上表的时时候,所有触发发器都以 Q 作为计为计 数器的输输出。若以触发发器的 作为计数器的输出,则加法计数和减法计数的关系恰恰颠倒。行波计数器计数过程中的不稳定暂态问题由于二进制异步计数器的的时钟信号是前后级串联 的,所以到达每个触发器的时钟信号不是同时的。 这也是为何将

8、它称为异步计数器的原因。也有将它 称为行波计数器(Ripple Counter)的。因为每个触发器的时钟不同步,结果造成在CP有效 边沿以后的一段时刻内计数值可能发生混乱。 例如,计数从7到8的转换过程,实际的转换为:01110110010000001000。寄存器(Register)寄存器由一组触发器构成,主要功能是存储数据。因为一个 触发器可以存储一位二进制数,所以要存储n位二进制数, 需要n个触发器。根据输入或输出的模式,可分为并行方式和串行方式。并行方式:n位二进制数一次存入或读出。只需要一个时钟脉冲即可 完成数据操作,但是需要n根输入和输出数据线。串行方式:n位二进制数以每次一位、分

9、成n次存入或读出。只需要1 根输入和输出数据线,但要使用n个时钟脉冲完成输入或输出操作。将两种模式加以交叉,可以得到四种不同模式的寄存器:并 行输入/并行输出;串行输入/串行输出;并行输入/串行输出 以及串行输入/串行输出。寄存器(Register)并行输入/并行输出寄存器 结构和图形符号 公共控制框移位寄存器结构和输出波形 左移与右移n一般将一个数据的最高位记为MSB(Most Significant Bit),最低位记为LSB(Least Significant Bit)。n若首先移入或移出移位寄存器的是MSB,则 称该操作为左移。反之,若首先移入或移出 移位寄存器的是LSB,则称该操作为

10、右移。n具体执行哪种操作取决于最高位位置的指定 。累加器(Accumulator)触发器的基本特性具有两个稳定的输出状态,可以在输入信号的作用下改变状态。所以,触发器具有记忆作用。由于触发器是时序逻辑电路中的一个及其重要的 部件,熟练掌握触发器的逻辑功能和动作特性是 十分必要的。直接运用触发器可以构成异步计数器和各种寄存 器。这些单元电路广泛应用在各种电子设备和计 算机中。时序电路注:这是一个一般的结构,在实际的逻辑中可 以合并某些输出和状态,也可以没有输入。输入变量输出变量状态变量 (现态)状态变量 (次态)同步时序电路和异步时序电路同步时序电路:记忆电路一般由触发器构成,记忆电路中所有触发

11、器状态的变化都是在同一时钟信号操作下同时发生的。触发器的时钟信号不计在输入之内。异步时序电路:记忆电路可以由触发器构成,也可以由组合电路的反馈构成。记忆电路状态的变化不是同时发生的,可能有公共的时钟信号,也可能没有公共的时钟信号。现态与次态以两次驱动(在同步时序逻辑中就是时钟)的间隔时间作为时序电路的定时单位,把某个间隔时刻 tk 作为“当前时刻” ,将下一个间隔时刻 tk+1 称为“次时刻” 。对于“当前时刻”和“次时刻”的表述,都是相对于时刻 tk 而言。当前时刻的状态为现态,次时刻的状态为次态。 驱动信号时序电路的状态方程与输出方程次态是输入与现态的函数(一般情况,也可以无 输入)输出是

12、输入与现态的函数(一般情况,也可以无 输入)Y 是次态变量,通常是一个隐含的变量,不一定 是触发器的激励输入。只有记忆电路全部是 D 触 发器时,次态才与激励相同。状态机JK 触发器,Q1、Q2 是现态, X 是输入。Z 是输出,仅是现态的函数。次态隐含在 J1、K1、J2、K2 中。计数器D 触发器,无输入,Q0 Q3 为状态同时也是输 出。次态是 D0 D3,可以 通过组合逻辑显式地写 出。米利(Mealy)模型某时刻的输出是该时刻的输入和电路状态的函数摩尔(Moore)模型某时刻的输出仅是该时刻电路状态的函数, 与该时刻的输入无关。米利模型和摩尔模型的区别米利模型的输出直接同输入有关,所

13、以在输入变化 时,不管状态是否改变,输出立即产生变化。即输 入不仅影响次态,同时影响输出。摩尔模型的输出只同状态有关,所以在整个状态保 持期间保持输出不变。输入的变化只影响次态。根据上述情况,若输入与时钟同步,则两种模型的 输出在整个时钟周期内均保持不变,但米利模型比 摩尔模型提前一个时钟周期改变输出。若输入存在干扰,一般不会影响摩尔模型的输出, 但可以影响米利模型的输出。状态转换表现态次态 / 输出 输入1输入2输入n现态 1次态11 / 输出11次态12 / 输出12次态1n / 输出1n现态 2次态21 / 输出21次态22 / 输出22次态2n / 输出2n现态 m次态m1 / 输出m

14、1次态m2 / 输出m2次态mn / 输出mn以表格的形式描述现态、输入与次态、输出的关系。 米利模型的表格形式是:摩尔模型的表格形式是:现态次态 输出输入1输入2输入n 现态 1次态11次态12 次态1n 输出1现态 2次态21次态22 次态2n 输出2现态 m次态m1次态m2 次态mn 输出m状态转换图以信号流图形式显示状态转换关系。米利模型形式将输出写在转换线上,摩尔模型形式将输 出写在状态圈内。米利模型 摩尔模型状态转换图的特点n状态转换图中每个状态射出的状态转换线的根数同系统输入的组合数相同,转换条件包含了所有的输入组合。例如某系统输入组合有3种:00、01和10,则无论哪个模型,每

15、个状态射出的状态转换线都是3根,分别对应3个输入组合。这个特点常常被用来检查状态转换图的正确性。n摩尔模型的状态数通常大于米利模型的状态数。形成这个特点的原因是由于米利模型中一个状态可以对应多个输出,而摩尔模型一个状态只能对应一个输出。例自动售饮料机。可以投入1元或5角的硬币,饮料1.5元一杯 。当先后投入的硬币满1元5角后,机器送出一杯饮料;当投 入的硬币满2元后,机器送出一杯饮料以及送出一个5角硬币 。作出上述自动售饮料机问题的状态转换图和状态转换表。分析1:输出:设Z1 =1输出饮料;Z2 =1输出找零。所有的输出 情况为Z1Z2 = 00、Z1Z2 = 10、Z1Z2 = 11。输入:

16、当前投入的币值,X1X2 = 00、币值为0;X1X2 = 01 、币值为5角;X1X2 = 10、币值为1元。状态:记录已经投入的币值,S00、 S1 5角、S2 1元 。米利模型的状态图初始状态已收0.5元状态投币0.5元已收1元状态输出饮料投币1元米利模型的状态转换表现态次态 / 输出Z1Z2X1X2 = 00X1X2 = 01X1X2 = 10S0S0 /00S1 /00S2 /00S1S1 /00S2 /00S0 /10S2S2 /00S0 /10S0 /11摩尔模型分析:输出:设Z1 =1输出饮料;Z2 =1输出找零。所有的输出情况为Z1Z2 = 00、Z1Z2 = 10、Z1Z2 = 11。输入:当前投入的币值,X1

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 生活休闲 > 科普知识

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号