半导体存储器和可编程逻辑器件

《半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《半导体存储器和可编程逻辑器件（50页珍藏版）》请在金锄头文库上搜索。

1、半导体存储器和 可编程逻辑器件半导体存储器 一、概述半导体存储器是一种能存储大量二值数字信息的大规 模集成电路，是现代数字系统特别是计算机中的重要组成 部分。半导体存储器ROM EPROM快闪存储器PROME2PROM固定ROM（又称掩膜ROM）可编程ROMRAMSRAMDRAM按存取方式来分：半导体存储器按制造工艺来分：半导体存储器双极型MOS型对存储器的操作通常分为两类：写即把信息存入存储器的过程。读即从存储器中取出信息的过程。两个重要技术指标：存储容量存储器能存放二值信息的多少。单位是位或 比特（bit）。1K=210=1024，1M=210K=220。存储时间存储器读出（或写入）数据的

2、时间。一般用 读（或写）周期来表示。读写存储器又称随机存储器。读写存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称 RAM 。RAM 按功能可分为 静态、动态两类；RAM 按所用器件又可分为双极型和 MOS型两种。8.1 随机存取存储器(RAM)8.1.1 RAM的电路结构与工作原理1. RAM存储单元 六管静态存储单元（行选择线）（列选择线）存储 单元位 线 B位 线 BXiYiT5T3T1T6T4T2VDDVGGDDT7T8（数据线I/O）（数据线I/O）1XiYiDIDoR/WG1G2G3T2T1T3T4T5CRVC

3、C（行选择线）（列选择线）（读写控制端）写入 刷新 控制 电路存储 单元“读 ” 位 线“写 ” 位 线（数据输入）（数据输出）三管动态存储单元2、RAM 的结构存储矩阵读/写 控制器地 址 译 码 器地 址 码 输 入 片选 读/写控制输入/输出CSR / W I / O 列地址译码器行地址译码器A4A3A2A1A0A5A6A7X0X1X31Y0Y1Y7256(字)4(位)RAM存储储矩阵阵字单单元2564=1024=2 10 =1K个基本存储单元8列32行基本单单 元（1） 存储储矩阵阵 （2）地址译码一元地址译码D3D2D1D0W0 W1W256译 码 器0 0 1 1 1 0 1 00

4、 1 1 1A0 A1A71 0. 0W11 0 1 08 8线线 256 256线线缺点:n 位地址输入的 译码器,需要 2n 条 输出线。1 0 1 0二元地址译码Y0Y1 Y15A0 A1 A2 A3X0 X1X15行 译 码 器A4 A5 A6 A7列译码器Dout4 4线线 1616线线1 1 0 0. . . .0 01 0 01 0 08 位地址输入的 地址译码器,只有 32 条输出线。25 (32) 根行选择线10 根地址线 2n (1024)个地址25 (32)根列选择线1024 个字排列成 32 32 矩阵当 X0 = 1，Y0 = 1时，对 0-0 单元读(写) 当X31

5、 = 1，Y31 = 1时，对 31-31 单元读(写)例 1024 1 存储器矩阵（3）输入输出控制电路在CS=0时： 当R/W=0时时G1和G2打开， G3处处于高阻状态态，写入数据；当R/W=1时时G3打开，G1和G2处处于高阻状态态，读读出数据。在CS=1时： G1、G2和 G3处处于高阻状态态，不工作。&I/ODDR/WCSCSADD(地址)I/O输输出数据读读出单单元的地址tRCtACStAA3. RAM的操作与定时时 读操作过程及时序图欲读读取单单元的地址加到存储储器的地址输输入端；加入有效的片选选信号CS；让让片选选信号CS无效， I/O端呈高阻状态态，本次读读出结结束。在R/

6、W线线上加高电电平，经过经过 一段延时时后，所选择单选择单 元的内容出现现在I/O端 ；地址存取时间时间读读周期片选选最小时时 间间写入单单元的地址写入数据CSADDI/OtWCtWP tWRtAStDWtDHR/W写操作过过程及时时序图图欲读读取单单元的地址加到存储储器的地址输输入端；加入有效的片选选信号CS；在R/W线线上加低电电平，进进入写工作状态态；让让片选选信号CS无效， I/O端呈高阻状态态，本次写入结结束。将待写入的数据加到I/O端；8.1.2 RAM 容量的扩展(一) 位扩展地址线、读/写控制线、片选线并联 输入/ 输出线分开使用 如：用 8 片 1024 1 位 RAM 扩展

7、为 1024 8 位 RAMI / O 10241024 1 1(0)A0A1 A9R/WCSI / O 10241024 1 1(1)A0A1A9 R/WCSI / O 10241024 1 1(7) A0A1A9 R/WCSA0A1 . A9CSR / W0 0 0 0I0I1I7D0D71 1 0 0O0O1O7D0D7(二) 字扩展8.2 只读存储器（ROM）分类掩模 ROM可编程 ROM（PROM Programmable ROM）可擦除可编程 ROM（EPROM Erasable PROM）说明:掩模 ROMPROM生产过程中在掩模板控制下写入，内容固定， 不能更改内容可由用户编好

8、后写入，一经写入不能更改 紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读EEPROM 或 E2PROM电擦除（几十毫秒）Flash Memory (快速存储器)1. 基本结构一、ROM 的结构示意图地址输入数据输出 n 位地址 b 位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM 最高位最低位2. 内部结构示意图存储单元数据输出字 线位线地址译码器ROM 存储容量 = 字线数 位线数 = 2n b（位）地 址 输 入0单元 1单元i 单元2n-1单元D0D1Db-1A0 A1An-1W0 W1WiW2n-13. 逻辑结构示意图 (

9、1) 中大规模集成电路中门电路的简化画法连上且为硬连接，不能通过编程改变编程连接，可以通过编程将其断开断开A BDC A B DY&A B CY1与门或门AY=AY=AAZ=AY=AAYA1 A1 YA1YZ缓冲器同相输出反相输出互补输出(2) 逻辑结构示意图 m0 A0 A1An-1m1mim2n-1译 码 器Z0(D0) 或门Z1(D1) 或门Zb-1(Db-1) 或门2n个与门构成 n 位 二进制译码器 , 输 出2n 个最小项。.n个输入变量b 个输出函数或门阵列与门阵列W0 (m0) W2 (m2)D0=W0+W2 =m0+m2二、ROM 的基本工作原理 1. 电路组成二极管或门二极

10、管与门W0 (m0)+VCC1A111A01VccEND3END2END1END0D3D2D1D0W0 (m0)W1 (m1)W2 (m2)W3 (m3)与 门 阵 列(译码器)或 门 阵 列(编码器)位 线字线 输出 缓冲2. 工作原理 输出信号的逻辑表达式1A111A01VccEND3END2END1END0D3D2D1D0W0 (m0)W1 (m1)W2 (m2)W3 (m3)与 门 阵 列(译码器)或 门 阵 列(编码器)位 线输出 缓冲字线字线：位线：输出信号的真值表0 0 0 1 1 0 1 10 1 0 1A1 A0D3 D2 D1 D01 0 1 0 0 1 1 1 1 1 1

11、 03. 功能说明(1) 存储器(2) 函数发生器地址存储 数据输入变量输出函数(3) 译码编码字线编码 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0A1 A0 0 0 0 1 1 0 1 1输入 变量输出 函数三、 ROM 应用举例及容量扩展 1、ROM 应用举例用 ROM 实现 以下逻辑函数例 3.6.2Y1= m (2,3,4,5,8,9,14,15）Y2= m (6,7,10,11,14,15）Y3= m (0,3,6,9,12,15） Y4= m (7,11,13,14,15） A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m

12、15Y2 Y3 Y4Y1译码器编码器2、ROM 容量扩展 （1） 存储容量存储器存储数据的能力，为存储器含存储单元 的总位数。存储容量 = 字数 位数字 word位 bit1k 1 : 1024 个字 每个字 1 位 存储容量 1 k1k 4 : 1024 个字 每个字 4 位 存储容量 4 k256 8 : 256 个字 每个字 8 位 存储容量 2 k64 k 16: 64 k 个字 每个字 16 位 存储容量 1024k（1M） （2） 存储容量与地址位数的关系存储容量 256 48 位地址256 = 284 位数据输出存储容量 8k88k=8210 =21313 位地址8 位数据输出（

13、3） 常用 EPROM 2764 ：27128 ：A0 A128k8 (64k)13 位地址输入：8 位数据输出： O0 O7输出使能端1 输出呈高阻0 使能片选端ROM 工作 （ 任意）ROM 不工作输出呈高阻16k8 (128k) 16k = 16210 = 21427256 ：32k8 (256k) 32k = 32210 = 2152764 VPPPGMA0A1A2A3A4A5A6A7A8A9A10A11A12 CSOEO0O1O2O3O4O5O6O7VCCVIH (PGM)CS OE地 址输 出0 1其他常用的 EPROM （4） ROM 容量的扩展地 址 总 线8位数据总线16位数

14、据总线D(70)D(158)8 位 16 位地址线合并（共用） 输出使能端、片选端合并（共用） 数据输出端分为高 8 位和低 8 位方法(a) 字长的扩展（位扩展）： 27256 A0A14O7O0CSOE27256 A0A14O7O0CSOECS OE(b) 字线的扩展（地址码的扩展 字扩展） 两片 4 4 8 4 ：四片 32 k 8 4 32 k 8 ： 15 位地址输入增加两位地址经过 2 线- 4 线译码控制四个芯片的ROM44位A1 A0 D1 D0 D2 D3 ROM44位A1 A0 D1 D2 D3 D0 1增加一位地址 A2（P283）PLD：它的逻辑功能由用户通过对器件编程

15、来设定。数字集成电路标准IC 微处理器MPU专用集成电路ASIC（80年代）PLDPROM和EPROM可编程逻辑阵列PLA可编程阵列逻辑PAL通用阵列逻辑GAL ASICFPGA( 现场可编程门阵列 )8.3 8.3 可编程逻辑器件可编程逻辑器件 (PLD)(PLD)AA A8-3可编程逻辑器件（PLD）8.3.1 PLD的电路表示法互补输入缓冲器三态输出缓冲器硬线连接单元被编程连接单元被编程删除单元1. PLD的基本结结构和连连接方式 与阵阵列或阵阵列2. 基本门电路的PLD表示法 与门门的PLD表示法或门门的PLD表示法与门门的默认认状态为连态为连 接状态态，在下图图中，与门门的输输出为为0。3. PROM电路的PLD表示法 PROM实质实质 上是可编编程逻辑逻辑 器件，相当于包含一个固定的与门门 阵阵列（就是全译码译码 的地址译码译码 器n线线-n2线译码线译码 器）和一个可编编程 或门阵门阵 列。其中地址译码译码 器的地址端作为输为输 入端，数据输输出端作为逻