《大学数字逻辑4.2.1-1章老师讲课课件》由会员分享，可在线阅读，更多相关《大学数字逻辑4.2.1-1章老师讲课课件（12页珍藏版）》请在金锄头文库上搜索。
1、第4章 触发器4.1.34.1.3 应用举例应用举例4.1.1 与非门实现的基本RS触发器4.1.24.1.2 或非门组成的基本或非门组成的基本RSRS触发器触发器4.1 4.1 基本基本RSRS触发器触发器结束结束 放映放映Date1第4章 触发器 触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转）；（3）有两个互补输出端。以下按触发器的电路结构、触发方式、逻辑功能分别进行介绍。 *24.1 基本RS触发器 图4-1 与非门组成
2、的基本RS触发器 （a） 逻辑电路 （b）逻辑符号 1状态：Q1、 Q 0 0状态：Q0、 Q 1Reset为置0端（或复位端）Set为置1端（或置位端） 非号“”：表示低电平有效表示低电 平有效1. 电路组成及逻辑符号 4.1.1 与非门实现的基本RS触发器 Date32. 工作原理(仿真运行图41)表 4-1 与非门组成的基本RS触发器的功能表仿真 3. 功能表 Date44状态转换表（特性表） 现态：指触发器输入信号变化前的状态，用Qn表示； 次态：指触发器输入信号变化后的状态，用Qn+1表示。 特性表：次态Qn+1与输入信号和现态Qn之间关系的真值 表。 与非门组成的基本RS触发器的状
3、态转换表 Date5通常用虚线或阴影表示触发器处于不定状态。 置置1 1置置0 0 不允许不允许不定不定 置置1 15. 5. 基本基本RSRS触发器的时序图触发器的时序图( (设初态为设初态为0 0）仿真 Date6触发器的不定状态有两种含义：一、Q= Q =1时，触发器既不是0状态，也不是1状态；二、R、S 同时从0回到1时，触发器的新状态不能预先确定。Date74.1.2 或非门组成的基本RS触发器图4-3 或非门组成的基本RS触发器（a） 逻辑电路 （b）逻辑符号 输入信号输入信号R R、S S为为高电平有效高电平有效触发。触发。仿真 Date8或非门组成的基本RS触发器的状态转换表 R R高电平高电平 有效置有效置0 0S S高电平高电平 有效置有效置1 1Date94.1.3 应用举例 利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。 图4-4 机械开关（a）电路 (b) 输出电压波形干扰 干扰 脉冲脉冲Date10A A有有0 0 就置就置1 1B B有有0 0 就置就置0 0图4-5 利用基本RS触发器消除机械开关振动的影响 （a）电路 （b）电压波形*11作业题作业题思考题：基本RS触发器如何实现了记忆功能？Date12
