数字电子复习

《数字电子复习》由会员分享，可在线阅读，更多相关《数字电子复习（19页珍藏版）》请在金锄头文库上搜索。

1、逻辑代数 逻辑代数的基本定律和恒等式中的 公式反映的是逻辑关系，而不是数量之 间的关系，在运算中不能简单套用初等 代数中的运算规则。如初等代数中的移 项规则，就不能应用，因为逻辑代数中 没有减法和除法。利用逻辑代数的基本 定律和恒等式，可以证明逻辑等式，或 对逻辑表达式进行化简和变换。用代数 法化简逻辑函数时，化简的方法和步骤 并不是唯一的，而是灵活多样的。 基本逻辑运算 与BAY，或BAY，非AY，与非BAY， 或 非BAY， 与 或 非DCBAY， 异 或BABABAY，同或AYBABAB公式和定理证明：列真值表、 公式法和卡诺图法。 真值表法和卡诺图法， 是指如果等式两边表达式的真值表或

2、卡诺图相同，则 等式成立；其优点是简单、直观，不易 出错。而公式法就是利用逻辑代数的基 本定律和恒等式，将等号两边的表达式 变换为一样，从而使等式得到证明。其 优点是灵活、方便。 对偶规则与反演规则的主要区别：在 于变量在对偶规则里变量身份不变。应 用反演规则时必须要注意两点： 保持原来的运算优先顺序， 即如 果在原函数表达式中， AB 之间先运算， 再和其他变量进行运算，那么非函数的 表达式中，仍然是AB 之间先运算。 对于有多层反号的情况， 只对最 外层的反号进行变换，最外层反号以下 的部分不变。 逻辑函数的化简方法 标准与或式和最简式 a 最小项定义对于含有 n 个变 量的逻辑函数，如果

3、每个变量都以原变 量或反变量的形式在含有n 个因子的乘 积项 p 中出现且仅出现一次，则p 称为这 n 个变量的最小项。 n 个变量共有n2个 最小项。 性质每个最小项有且仅有一组使 其值为 1 的对应变量取值；任意两个不 同的最小项之积恒为0；全部最小项之 和恒为 1。 b 标准与或式逻辑函数表示成为 若干最小项之和的形式（任何逻辑函数 均可以表示为标准与或式，即任何逻辑 函数均由函数中若干最小项之和构成） ， 逻辑函数的标准与或式是唯一的。 c 最小项编号各最小项所对应变 量组成的二进制数所对应的十进制数。 d 最简式 最简与或式乘积项的个数最少、 且每个乘积项中相乘的变量个数也最小 的与

4、或表达式 最简与非 -与非式非号最少、且每 个非号下面相乘的变量个数也最少的与 非-与非式 最简或与式括号个数最少、 且每个 括号中相加的变量个数也最少的或与式最简或非 -或非式非号最少、且每 个非号下面相加的变量个数也最少的或 非-或非式 最简与或非式在非号下面相加的 乘积项的个数最少、且每个乘积项中相 乘的变量个数也最少的与或非式。 逻辑函数的五种最简式之间的相互 转换方法 (1) 与或式与非 -与非式对函 数采用两次求反，再用摩根定律。 (2) 与或式或与式先求非函 数的与或式，再求函数的或与式。 (3) 或 与 式 或 非 - 或 非 表 达 式 采用两次求反，再用摩根定律。 (4)

5、与或与或非表达式先求 非函数的与或式，再两边求非得到与或 非表达式。 公式化简法利用逻辑代数的 基本公式和常用公式，并经过运算，对 函数表达式进行化简的方法。 方法并项ABAAB；吸收AABA、CAABBCCAAB； 消 去BABAA；配项将表达式中某一项 乘以AA后，拆为两项， 再与其它项合并 化简。逻辑代数的卡诺图化简法 图形化简法利用卡诺图对函数进 行化简的方法。 步骤将逻辑函数表达式化为 最小项表达式：利用摩根定律去非号BABA、BABA；利 用 分 配 律去 括 号ACABBAA、CABABCA；利用互补律 配项1AA、0AA。 填卡诺图最小项表达式中含 有的项在图中填1、否则填 0

6、。 合并最小项画相邻 1矩形的包 围圈，每圈必须包括n22、4、8个 1 方块，并在不遗漏1 方块的前提下， 使圈数最少、圈子最大。 注意：圈全、圈少、圈大；4 变量 以下：相邻、相对，5 变量：相邻、相 对、相重。例用卡诺图化简函数， 要求写出求 写出最简与 -或表达式。1411108312654210,.,D,C,B,AFdm解 （1） 首先画出F的 卡诺图，如图所示。 在卡 诺图中，约束项均在相应 的小方格上用 d 表示，已 表明其取值的任意性。 （2）合并相邻的最小项。根据卡诺 图化简的规律和原则，充分利用约束项 的值既可为0 也可为 1，尽量将包围圈 画得少，画得大。 （3）写出函数

7、的最简与 -或表达式。CADF组合逻辑电路的分析1 d 1 1 1 1 1 0 01 00 00 01 10 11 CDAB1 0 0 0 d d d d 10 11 基本分析方法要求根据逻辑图 写出逻辑表达式、列真值表、说明逻辑 功能二 、 逻辑电路如图所示，试分析其 逻辑功能（包括逻辑表达式、真值表并 说明其逻辑功能）。 （10 分）组合逻辑电路的基本设计方法1 & & & & C B A L 确定逻辑输入、输出变量，规定 状态值，建立真值表； 根据真值表写出与或表达式， 或 填写卡诺图； 化简，给出符合要求的简化逻辑 表达式； 画出逻辑图。1保密电锁上有三个键钮A、B、C。 要求当三个键

8、钮同时按下时，或A、B 两个同时按下时，或按下A、B 中的任 一键时，锁能打开；而当不符合上列组 合状态时，电铃报警。设计一个三输入 两输出的组合逻辑电路，并要求用两输 入与非门实现。 2用与非门设计一个组合逻辑电路，输入为四位二进制数N，当 N=9 时输 出为 1，否则为 0。 3用一片 3/8 线译码器 74LS138 实 现 L=AB+C 。4用一片 3/8 线译码器 74LS138 和 与非门实现三变量奇偶校验器。5 用 八 选 一74LS151 实 现 函 数 F=AB+BC 。6用八选一 74LS151 实现三人表决电路，多数人同意输出为1，否则为 0。设各触发器的初状态为0，请写

9、出各 触发器的输出表达式，并画出输出波形 （12 分） 。同步时序逻辑电路的分析方法 1写出逻辑表达式 时钟方程各触发器时钟信号逻辑 表达式； 输出方程时序电路各输出信号逻 辑表达式； 驱动方程各触发器同步输入端信 号的逻辑表达式。2求时序电路的状态方程即求 各触发器次态输出的逻辑表达式将 驱动方程代入相应触发器的特性方程 即可。3计算状态值设定现态值， 代入 状态方程，得次态值，并根据输出方程 得相应的输出值。 4列状态表将现态、次态和输出 值列表 5画时序图和状态图根据时钟 脉冲顺序，画时序图和状态图有效状态在时序电路中被利用的 状态； 有效循环有效状态形成的循环； 无效状态在时序电路中没

10、有被利 用的状态； 无效循环无效状态形成的循环； 能（不能）自启动的时序电路 不能自启动的时序电路一旦因干扰 等因素落入无效循环，则不能回到有效状态，即不能正常工作。习题 1 习题 2 由 JK 触发器构成的计数器 电路如图所示。分析电路功能，说明电路是几进制计数器，能否自启动，并画 出电路的状态转换图。习题 3 按步骤分析如图所示异步电路，并说明 该电路的功能。求1）逻辑方程； 2） 状态表 ；3）状态图； 4）说明电路的功 能从以上例题的求解过程可以看出，异 步时序电路的分析和同步时序电路的分 析方法和步骤基本相同，不同之处在于 异步时序电路需考虑各级触发器的时钟 方程，而同步时序电路不需

11、要。因此， 在分析异步时序电路的状态转换时，要特别注意各触发器是否有有效的触发信 号（上升沿、下降沿或高 /低电平） ，仅在 有有效触发信号时触发器才可能动作， 否则将保持原状态不变。 五 、 用 同 步 四 位 二 进 制 加 法 计 数 器 CT74161 构成六进制计数器，画出状态 转换图及接线图。要求用反馈清零法实 现。 （CT74161 功能表如下所示， QD 为 高位） （6 分）清零RD预置LD 使能EP ET 时钟CP 预置数据输入A B C D 输出QA QB QC QDL H H H H X L H H H X X X X L X X L H H X X X X X X X

12、 A B C D X X X X X X X X X X X X L L L L A B C D 保持保持计数集成时基电路又称为集成定时器或 555 电路，是一种数字、模拟混合型的中 规模集成电路，应用十分广泛。它是一B A EP ET CP 74161 QALD RCO RDD C QDQCQB种产生时间延迟和多种脉冲信号的电 路， 由于内部电压标准使用了三个5K 电 阻，故取名 555 电路。其电路类型有双 极型和 CMOS 型两大类，二者的结构与 工作原理类似。几乎所有的双极型产品 型号最后的三位数码都是555或 556； 所 有的 CMOS 产品型号最后四位数码都是 7555或 7556，二者的逻辑功能和引脚排 列完全相同，易于互换。555 和 7555 是 单定时器， 556 和 7556 是双定时器。双 极型的电源电压 VCC+5V+15V，输 出的最大电流可达200mA，CMOS 型的 电源电压为 +3+18V。 555 定时器主要是与电阻、 电容构成充放 电电路，并由两个比较器来检测电容器 上的电压，以确定输出电平的高低和放 电开关管的通断。这就很方便地构成从 微秒到数十分钟的延时电路，可方便地 构成单稳态触发器，多谐振荡器，施密 特触发器等脉冲产生或波形变换电路。第 7 章 基本概念。 利用存储器来实现逻辑函数。第 9 章 A/D , D/A 基本原理