《多路智力竞赛抢答器(二周)》由会员分享，可在线阅读，更多相关《多路智力竞赛抢答器(二周)（18页珍藏版）》请在金锄头文库上搜索。
1、0湖南工程学院课 程 设 计课程名称课程名称 数电课程设计数电课程设计 课题名称课题名称 多路智力竞赛抢答器多路智力竞赛抢答器 专专 业业 电气工程及其自动化电气工程及其自动化 班班 级级 1 1 0 3 学学 号号 201101010330 姓姓 名名 杨杨 冬冬 指导教师指导教师 龙龙 泳泳 涛涛 2013 年年 12 月月 28 日日1湖南工程学院 课程设计任务书课程名称课程名称： 数字电子技术数字电子技术题题 目：多路智力竞赛抢答器目：多路智力竞赛抢答器专业班级： 电气 1103 班学生姓名： 杨冬 学号：30指导老师： 龙泳涛审 批：任务书下达日期 2013 年 12 月 16 日设
2、计完成日期 2013 年 12 月 28 日2设计内容与设计要求一、任务与要求：1设计一个可容纳 8 组代表队参赛的智力抢答器， 每组设一个抢答按钮，按钮的编号与选手的编号相对应。 2. 抢答器具有第一信号鉴别及数据锁存功能。主持 人将设备复位（清零）后，发出抢答指令，当第一组参赛 者触动按钮时，该组指示灯亮。此后，其他组别触动按钮 无效。 3. 设计一个用数码管显示 18 组中最先抢答组别的 电路。 4. 抢答器具有定时 30S 抢答的功能，当主持人发出 抢答指令后开始减计时，并用显示器显示时间。当抢答时 间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止 选手超时抢答。二、设计要求： 1、
3、设计思路清晰，给出整体设计框图； 2、设计各单元电路，给出具体设计思路、电路器件； 3、总电路设计； 4、安装调试电路； 5、写出设计报告；主要设计条件31. 提供直流稳压电源、示波器； 2. 提供 TTL 或 CMOS 集成电路芯片、电阻、电容及 插接用面包板、导线等。说明书格式 1、 课程设计封面； 2、 课程设计任务书； 3、 说明书目录； 4、 设计总体思路，基本原理和框图； 5、 单元电路设计（各单元电路图） ； 6、 总电路设计（总电路图） ； 7、 安装、调试步骤； 8、 故障分析与电路改进； 9、 总结与设计调试体会； 10、 附录（元器件清单） ； 11、 参考文献； 12、
4、 课程设计成绩评分表。进 度 安 排4第一周 星期一：课题内容介绍和查找资料；星期二：总体电路设计和分电路设计；星期三：电路仿真,修改方案 星期四：确定设计方案，拟订调试方案,画出 调试电路图,安装电路；星期五：安装、调试电路； 第二周 星期一三：安装、调试电路； 星期四五：验收电路,写设计报告，打印相关 图纸；星期五下午：带调试电路板及设计报告书进 行答辩，整理实验室及其他事情参 考 文 献电子技术课程设计历雅萍、易映萍编 电子技术课程设计指导 彭介华主编 高等教育 出版社电子线路设计、实验、测试 谢自美主编 华中 理工出版社。目录51 绪论.6 2 设计方案.72.1 设计方案和要求 .7
5、2.2 设计思想和原理 .82.3 单元电路的设计 .8（1）抢答器部分电路设计.8（2）定时电路设计.92.4 总体设计.123 Mulstim 仿真.154 故障分析与电路改进 .155 心得体会 .206 附录 .221 绪论6智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题
6、。在本次课程设计中，将主要设计一个供八人使用的定时抢答器。他要实现以下主要功能：（1）为 8 位参赛选手各提供一个抢答按钮，分别编号 S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则
7、定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示 00 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。7利用本次设计出的电路制造成的定时抢答器，即可轻松实现在 8 人或 8 个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。2 设计方案2.12.1 设计设计方案方案和要求和要求1.给定
8、的主要器件：74ls148 74ls48 74ls192 发光二极管 显示器2 功能要求：设计一个智力竞赛抢答球，可同时共 8 个选手参加比赛，并具有定时抢答功能。具体功能要求如下：基本功能：设计一个智力竞赛抢答器，可同时供 8 名选手或 8 个代表队参加比赛，他们的选号分别是 s0，s1，s2，s3，s4，s5，s6，s7。（1）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。（2）抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在 led 数码管上显示选手的编号，同时扬声器给出音响提示。此外，要封8锁输入电路，禁止其他选
9、手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止（3）抢答器具有定时 30S 抢答的功能，当主持人发出抢答指令后开始减计时，并用显示器显示时间。当抢答时间到，蜂鸣器鸣叫发出报警信号，并封锁输入电路，禁止选手超时抢答。（4）功能扩展（自选）2.22.2 设计思想和原理设计思想和原理多路智力抢答器的组成框该设计抢答器的电路主要是由抢答电路，触发电路，触发锁存电路，七段显示译码器几部分构成。9工作原理：通电后，主持人将开关拨到“清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间：主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。当定时时间到，
10、却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时抢答。选手在定时时间内抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。当一轮抢答之后，定时器停止，禁止二次抢答，定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始：状态开关2.32.3 单元电路的设计单元电路的设计(1)抢答器电路的设计抢答电路是由 74ls148 优先编码器和锁存器，还有 74ls48 所组成的，选手抢答之后由 74ls148 优先编码，锁存器锁存，这样就实现了锁存功能，防止其他人继续抢答，抢答成功后，锁存器将二进制码输入到74ls48 进行译码，然后接到 8 段共阴极数码管上显示，由于学
11、校没有74ls279RS 锁存器，于是设计用 3 个 2 输入与非门和一个 3 输入与非门来代替 74ls279 锁存器。10(2)计时电路的设计节目主持人可根据抢答题的难以程度，来设定某一次抢答的时间，通过置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用可由两片十进制同步加减计数器 74Ls192、译码器7448、气短数码显示管来进行设计。其中，两块 74LS192 实现减法计数，通过译码电路 74LS48 显示到数码管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电
12、路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输2BO出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。74LS192 是同步十进制可逆计数器，具备双时钟输入，同时具备清零和置 位功能。112.42.4 总体总体电路设计和电路图电路设计和电路图经过以上分析，我们将各部分电路连接，并加以适当控制，即得到了八位定时抢答器的总体电路图。如图所示：其工作原理是：八位选手编号分别为 0、1、2、3、4、5、6、7，对应按钮分别为S
13、0、S1、S2、S3、S4、S5、S6、S7；首先主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片 74LS192 的 D、C、B、A 四个管脚的高低电平来进行（例如要设定时间为 30s,就将十位的 192 的 D、C、B、A 分别置位为0、0、1、1，而将各位的 192 的 D、C、B、A 都置于 0） 。当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平分为 2 路：一路输出到 74LS192 的 LD 端，使其处于高平而开始减12计数；还有一路输出到锁存器；若没有选手安东按钮 74LS148 输出高电平，E0 端输出低电平，74ls48 的灭灯输入/端，使得信号经74ls48 到显示器上时无显示；当任意一路（设 1）抢答器按下按钮时，锁存器工作，与输入端相对应的输出端（1）输出高电平，则锁存器输出的八位电平经 83 八位优先编码器 74LS148 编码输出的 A0A2 成为与输入信号相对应的三位二进制码，而 74LS148 的管脚 15（E0）的输出电平由低变高，输出到七段译码显示器 74LS48
