《数字电子技术_4套期末试卷_含答案》由会员分享，可在线阅读，更多相关《数字电子技术_4套期末试卷_含答案（29页珍藏版）》请在金锄头文库上搜索。
1、1 数字电子技术基础 ( 第一套 ) 一、填空题：（每空 1 分，共 15 分）1逻辑函数YABC的两种标准形式分别为（） 、 （） 。 2将 2004个“1”异或起来得到的结果是（） 。3半导体存储器的结构主要包含三个部分，分别是（） 、 （） 、 （） 。48 位 D/A 转换器当输入数字量10000000为 5v。若只有最低位为高电平，则输出电压为（）v；当输入为 10001000，则输出电压为（）v。5就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。6由 555定时器构成的三种电路中， （）和（）是脉冲的整形电路。7与 PAL 相比， GAL 器件有
2、可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。二、根据要求作题：（共 15 分） 1 将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。2图 1、2 中电路均由 CMOS 门电路构成，写出P、Q 的表达式，并画出对应A、B、C 的 P、Q 波形。三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、A1、A0 从 000111连续变化时， Y 的波形图；3）说明电路的逻辑功能。2 四、设计“一位十进制数”的四舍五入
3、电路（采用8421BCD 码） 。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。 （15 分）五、已知电路及 CP、A 的波形如图 4(a) (b)所示，设触发器的初态均为“0” ，试画出输出端 B 和 C 的波形。（8 分）3 B C 六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T 的取值。（6 分）七、图 6 所示是 16*4 位 ROM 和同步十六进制加法计数器74LS161 组成的脉冲分频电路。 ROM 中的数据见表 1 所示。试画出在 CP信号连续作用下的D3、
4、D2、D1、D0 输出的电压波形，并说明它们和CP信号频率之比。（16 分）4 表 1：地址输入数据输出A3 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0
5、0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 CP 波形如图所示：八、综合分析图7 所示电路， RAM 的 16 个地址单元中的数据在表中列出。要求：（1）说明 555 定时器构成什么电路？（18 分）（2）说明 74LS160 构成多少进制计数器？（3）说明 RAM 在此处于什么工作状态，起什么作用？（4）写出 DA 转换器 CB7520 的输出表达式（UO与 d9d0之间的关系）；5 （5）画出输出电压Uo的波形图（要求画一个完整的循环）。数字电子计数基础试题（第一套）参考答案一、填空（每空1 分，共 15 分）1)6,4 ,0()(, )7 ,5 , 3 ,2, 1()
6、(iMABCYimABCYii20 3地址译码器、存储矩阵、输出缓冲器 40.039、5.31 5双积分型、逐次逼近型 6施密特触发器、单稳态触发器 7结构控制字、输出逻辑宏单元、E2CMOS 6 二、根据要求作题： （共 15 分）1CBACBAPOC 与非门实现如图：2CQBCBAQBCCAPnn 1;三、 1）0127012601250124012301220121012070AAADAAADAAADAAADAAADAAADAAADAAADDmYii2）3）该电路为序列脉冲发生器，当A2、A1、A0 从 000111连续变化时， Y 端输出连续脉冲 10110011 。四、设用 A3A2
7、A1A0表示该数，输出F。列出真值表（6 分）A3 A2 A1 A0 F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 0 7 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 X X X X X X 12023)9 ,8,7,6, 5(AAAAAmF五、六、 T=1，连线QCPF如图：七、 D3、D2、D1、D0 频率比分别是1/15、3/15、5/15、 7/15；D0 CP D1 D2 CP A
8、 B C 8 八、 （1） 555 定时器构成多谐振荡器，发出矩形波； （2） 74LS160 构成九进制计数器，状态转换图如下：（3） RAM 处于读出状态，将0000B1000B 单元的内容循环读出；（4）)2222(2826 67 78 89 910ddddDVVNnREF O（5）输出电压波形图如下：9 数字电子技术基础 ( 第二套 )一、填空题：（每空 1 分，共 16 分） 1逻辑函数有四种表示方法，它们分别是（） 、 （） 、 （）和（） 。 2将 2004个“1”异或起来得到的结果是（） 。3目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。4施密
9、特触发器有（）个稳定状态 .，多谐振荡器有（）个稳定状态。5已知 Intel2114 是 1K* 4 位的 RAM 集成电路芯片，它有地址线（）条，数据线（）条。6已知被转换的信号的上限截止频率为10kHz，则 A/D 转换器的采样频率应高于（）kHz；完成一次转换所用的时间应小于（） 。7GAL 器件的全称是（） ，与 PAL 相比，它的输出电路是通过编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使用更为方便灵活。二、根据要求作题： （共 16 分）1 试画出用反相器和集电极开路与非门实现逻辑函数CBABY。2、图 1、2 中电路由 TTL 门电路构成，图 3
10、 由 CMOS 门电路构成，试分别写出F1、F2、F3的表达式。10 三、已知电路及输入波形如图4 所示，其中 FF1 是 D 锁存器，FF2 是维持 -阻塞 D 触发器，根据 CP 和 D的输入波形画出 Q1 和 Q2 的输出波形。设触发器的初始状态均为0。（8 分）四、分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式， 列出真值表， 说明电路的逻辑功能。（10分）11 五、设计一位 8421BCD 码的判奇电路，当输入码含奇数个“1”时，输出为 1，否则为 0。要求使用两种方法实现：（20 分）（1）用最少与非门实现，画出逻辑电路图；（2）用一片 8 选 1 数据选择器 74LS151
11、加若干门电路实现，画出电路图。六、电路如图 6 所示，其中 RA=RB=10k,C=0.1f，试问：1在 Uk 为高电平期间，由555定时器构成的是什么电路，其输出U0 的频率 f0=? 2分析由 JK 触发器 FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3设 Q3、Q2、Q1 的初态为 000，Uk 所加正脉冲的宽度为Tw=5/f0，脉冲过后 Q3、Q2、Q1 将保持在哪个状态？（共 15 分）12 七、集成 4 位二进制加法计数器74161的连接图如图 7 所示，LD是预置控制端； D0、D1、D2、D3是预置数据输入端； Q3、Q2、Q1、
12、Q0 是触发器的输出端， Q0 是最低位， Q3 是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。试分析电路的功能。要求：（1）列出状态转换表；（15 分）（2）检验自启动能力；（3）说明计数模值。13 试题（第二套）参考答案一、填空（每空1 分，共 16 分）1 真值表、逻辑图、逻辑表达式、卡诺图；2 0； 3 TTL 、 CMOS ; 4两、 0 ； 5 10 、4 ； 6 20 、50S； 7通用阵列逻辑、输出逻辑宏单元、E2CMOS ；二、根据要求作题： （共 16 分）1CBBACBBAY2BCCAFCFBAF321;三、14 四、 （1）表达式73217421 21m
13、mmmZmmmmZ（2）真值表（3）逻辑功能为：全减器五、首先，根据电路逻辑描述画出卡诺图：（1）最简“与或式”为：BCDDCBDCBDADCBAY；“与非与非式”为：BCDDCBDCBDADCBAY（与非门实现图略） （2）15 六、 （1）多谐振荡器；HzCRRfBA4812ln)2(1 0（2）驱动方程：232312123121;QKQJQKQJQKQJ状态方程：31121 121211 232321 3QQQQQQQQQQQQQQQnnn状态转换图：（3）初态为000，五个周期后将保持在100 状态。七、（1）状态转换图如下：（2）可以自启动；（ 3）模 8；16 数字电子技术基础(
14、第三套 )一、填空（每题1 分，共 10 分）1. TTL 门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为基本型、和边沿型；3. 组合逻辑电路产生竞争冒险的内因是；4. 三位二进制减法计数器的初始状态为101，四个 CP脉冲后它的状态为；5. 如果要把一宽脉冲变换为窄脉冲应采用触发器；6. RAM 的扩展可分为、扩展两种；7. PAL 是可编程， EPROM 是可编程；8. GAL 中的 OLMC 可组态为专用输入、寄存反馈输出等几种工作模式；9. 四位 DAC的最大输出电压为5V，当输入数据为0101 时，它的输出电压为 V；10. 如果一个3位 ADC 输入电压的最大
15、值为1V，采用“四舍五入”量化法，则它的量化阶距为V。二、写出图1 中，各逻辑电路的输出逻辑表达式，并化为最简与或式；(G1、G2 为 OC 门,TG1、TG2 为 CMOS 传输门 ) (10 分) 三、由四位并行进位全加器74LS283 构成图 2 所示：(15 分) 1. 当 A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100 求 Z3Z2Z1Z0=?,W=? 2.当 A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101 求 Z3Z2Z1Z0=?,W=? 3.写出 X(X3X2X1X0),Y(Y3Y2Y1Y0),A 与 Z(Z3Z2Z1Z0)，W 之间的算法公式,并
16、指出其功能 . 17 四、试画出图3 在 CP 脉冲作用下Q1,Q2,Y 对应的电压波形。(设触发器的初态为0,画 6 个完整的CP 脉冲的波形 ) (15 分) 五、由可擦可编程只读存储器EPROM2716 构成的应用电路如图所示。1. 计算 EPROM2716 的存储容量；2.当 ABCD=0110 时,数码管显示什么数字； 3.写出 Z 的最小项表达式,并化为最简与或式；(15 分) 18 六、由同步十进制加法计数器74LS160 构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表 如下所示：(20 分) 1.画出 74LS160 的状态转换图； 2.画出整个数字系统的时序图；19 3. 如果用同步四位二进制加法计数器74LS161 代替 74LS160,试画出其电路图（要求采用置数法）； 4. 试用一片二进制译码器74LS138 辅助与非门实现该组合逻辑电路功能。七、时序 PLA 电路
