三重输入7-至13-bit增量型adc数据表

《三重输入7-至13-bit增量型adc数据表》由会员分享，可在线阅读，更多相关《三重输入7-至13-bit增量型adc数据表（33页珍藏版）》请在金锄头文库上搜索。

1、Cypress Semiconductor Corporation198 Champion CourtSan Jose,CA 95134-1709408-943-2600 Document Number: 001-66282 Rev. * Revised December 29, 2010三重输入 7- 至 13-Bit 增量型 ADC 数据表 三重输入 7- 至 13-Bit 增量型 ADC 数据表 TriADC TriADC V 1.2001-66282 Rev. *Triple Input 7- to 13-Bit Incremental ADCCopyright 2001-2010 C

2、ypress Semiconductor Corporation. All Rights Reserved.请参见 器 AN2239，ADC 选择指南的信息。如需获取一个或多个使用此用户模块的完整配置功能性示例项目，请转到 特性与概述 ?同时对三个输入进行采样 ?7- 至 13-bit 分辨率，2 的补码或无符号整数 ?从 4 到高于 10,000 sps 的采样率 ?最大输入范围 （Vss 到 Vdd） ?积分转换器提供良好的正常模抑制 ?内部或外部时钟TriADC 是一个三重输入积分模数转换器 (ADC)，拥有 7 到 13 位的可调分辨率。 可通过优化集成时间对 其进行配置，以移除不需

3、要的高频率。 输入电压范围 （包括轨至轨）可通过配置合适的参考电压和模拟接 地进行测量。 基于集中在 AGND 处的输入电压（Vref 和 +Vref 之间） ，输出可配置为 2 的补码或无符 号整数。 采样率范围从 4 到 10,000 sps，具体取决于分辨率、数据时钟和 CalcTime 参数的选择。 编程接口允许用户指定需要转换的顺序样本的数量或选择连续采样。CPU 负荷根据输入电平而变化。 例 如，当 Vin = +Vref，将会有 14,972 个 CPU 周期（最多 13 位） 。 当 Vin = AGND，将会有 7,868 个 CPU 周期 （平均 13 位） 。 当 Vin

4、 = -Vref，将会有 764 个 CPU 周期 （最少 7-13 位） 。TriADC 除了比 ADCINCVR 多两个数字和模拟 SC 模块，其他操作完全相同。 由于三个输入通道由共同的信 号控制，因此将同时进行采样，且采样持续时间也相同。 三个输入通道的电源设置、分辨率和速率均相 同。 对于需要同步采样三个信号的应用程序，例如三相电压测量，TriADC 是理想的选择。 正如其他 PSoC ADC 一样，两个输入的信号可以复用。 请注意，在放置模块之前您需要查看 “ 参数 ” 部分。资源资源PSoCPSoC 模块 模块API 存储器 （字节）API 存储器 （字节）引脚 （每个外部 I/

5、O 和 ADC 输入）引脚 （每个外部 I/O 和 ADC 输入）数字数字模拟 CT模拟 CT模拟 SC模拟 SC闪存闪存RAMRAMCY8C29/27xxx、CY8C28x43、 CY8C28x52、CY8CLED08/16、 CY8C28x45、CY8CPLC20、 CY8CLED16P01503431111CY8C26/25xxx503628111+ Feedback Triple Input 7- to 13-Bit Incremental ADCDocument Number: 001-66282 Rev. *Page 2 of 33NoteNote 最初选择 TriADC 时，可能

6、会出现警告，显示 “ 资源分配阻止放置 ”。 如果原始放置在同一列中 有两个 ADC 模块，则将会显示此警告。 只需将各 ADC 模块移至其自身的列即可。Figure 1.TriADC 框图+ Feedback Triple Input 7- to 13-Bit Incremental ADCDocument Number: 001-66282 Rev. *Page 3 of 33功能说明 功能说明 在单个用户模块中，TriADC 是三个增量型 ADC。 它们共享 16-bit 采样率定时器 (PWM)，以减少所需的数 字模块。 由于三个 ADC 使用同一个定时器，因此采样是完全同步的。 如下

7、图所示，总共需要五个数字 PSoC 模块和三个模拟开关电容 PSoC 模块。 Figure 2.TriADC 简化原理图 + Feedback Triple Input 7- to 13-Bit Incremental ADCDocument Number: 001-66282 Rev. *Page 4 of 33三个模拟模块均相同地配置成可复位积分器。 根据输出极性的不同来配置参考电压控制，以便在输入中增 减参考电压，并置入积分器中。 此参考电压控制用于将积分器输出拉回至 AGND。 如果积分器操作 2Bits 次，并且在这些操作中电压比较器输出为正的次数为 “n“，则输出的剩余电压 (Vr

8、esid) 为：Equation 1Equation 2这个等式说明此 ADC 是 Vref，分辨率 (LSB) 是 Vref/2Bits-1，计算后得到的输出电压就定义为剩余电压。 由于 Vresid 总是小于 Vref，因此 Vresid/2Bits 小于 LSB 的一半且可以忽略不计。 得出的等式如下。Equation 3示例 1示例 1对于 Vref 为 1.3V 且分辨率为 8-bits 的情况，根据数据已就绪时从增量型 ADC 读取的值，我们可以很 容易地计算出输入电压。 可以使用的等式如以下所示：Equation 4计算结果相对于 AGND。 如果 ADC 数据值为 200，可计

9、算出测量电压为 0.73V，计算方法如下：Equation 5计算出的值是一个理想值，根据系统噪声和芯片偏移的不同，此值将很有可能不同。 如果已知特定输入电压，要确定期望的代码，我们可以重新排列该等式：Equation 6+ Feedback Triple Input 7- to 13-Bit Incremental ADCDocument Number: 001-66282 Rev. *Page 5 of 33示例 2示例 2对于 Vref 为 1.3V 且分辨率为 8-bits 的情况，根据输入电压，我们可以很容易地计算出期望的 ADC 代 码。 可以使用的等式如以下所示：Equation

10、 7对于 AGND 之下 -1V 输入电压，根据以下计算，可以预计 ADC 中的代码为 29.53：Equation 8计算出的值是一个理想值，根据系统噪声和芯片偏移的不同，此值将很有可能不同。 要使积分器作为增量型 ADC 使用，需利用以下数字资源：?8-bit 计数器，用于累计输出为正的周期数 （每个通道一个） 。 ?16-bit PWM，用于计时集成时间并将时钟导入 8-bit 计数器 （三个通道间共享） 。将单个 DataClock 连接至 8-bit 计数器、16-bit PWM 以及连接至模拟 SC PSoC 模块的模拟列时钟。 模 拟列时钟实际上是两个从 DataClock 中生

11、成的时钟，1 和 2。 这两个附加时钟的频率刚好是 DataClock 频率的四分之一。 这意味着 PWM 和计数器的运行速度比所需速度快 4 倍，因此需要累计相当 于 N+2 位的数据 （N 等于分辨率的位数） 。NoteNote 放置此模块时，必须为所有三个模块配置同一个时钟。 否则，将导致运行错误。计数器使用 8-bit 数字模块实现 LSB，而使用软件计数器实现 MSB。 每次硬件计数器溢出时将生成中断， 且计数器的前端 MSB 将递增。 这就允许 TriADC 模块仅由五个而非八个数字模块实现。Equation 9采样率等于 DataClock 除以集成时间加上计算结果需要的时间 (

12、CalcTime)。 集成时间是指 TriADC 对输 入信号进行采样的周期。计算结果需要的时间 CalcTime 与 CPU 时钟成反比变化。 CalcTime 的设定值必须大于计算结果所需要的 时间。 最小 CalcTime 等于 371 个 CPU 周期， 并且必须以 DataClock 来表示。 也可增加 CalcTime 至超 过最小值，以优化采样率。 NoteNote 2Bits+2 加上 CalcTime 的总和不得超过 216-1 或 65,535。Equation 1016 位 PWM 已编程为输出 2Bits+2 倍于 DataClock 的高信号。 例如， 如果分辨率设置

13、为 10 位， 则 PWM 输 出将保持 4096 (210+2) 个 DataClock 周期的高电平。 在进行最小结果计算和复位积分器时，PWM 输出将+ Feedback Triple Input 7- to 13-Bit Incremental ADCDocument Number: 001-66282 Rev. *Page 6 of 33为低电平。 由 CalcTime 参数控制此周期。 还可调整 CalcTime，以便与 DataClock 配合提供更精确的采 样率。 PWM 的总周期是集成时间与 CalcTime 的总和。Figure 3.与 PWM 输出相关的 TriADC 时

14、序在进行首次读取时，将计算 PWM 配置，复位积分器，并将所有计数器复位至 FFh。 初始延迟将始终至少为 计算时间的延迟。 仅在首次读取前对 PWM 进行初始化。 比较寄存器和周期寄存器一旦设置以后，就不需 要对其进行重新初始化，除非分辨率或计算时间改变。 当 PWM 计数小于或等于集成值时，输出将变高， 以使 8-bit 计数器递减。 PWM 将保持高输出直到计数器达到零。 此时，8-bit 计数器的时钟将禁用，并 生成 PWM 中断。 8-bit 软件计数器的初始值设置为最大负值的 2Bits/64 倍。 每次 8-bit 计数器溢出时， 将执行 8-bit 计 数器中断，且软件计数器将

15、递增 1。 当 ADC 的输入大于或等于最大正值时，8-bit 计数器将在 DataClock 每次发生正跃变时递增。 如果 ADC 的输入小于或等于最大负输入值，8-bit 计数器将不会递减，因此将不会生成中断。 在理想情况下，接近 模拟接地的输入将使计数器总是递增。 很容易看出，取决于输入电压电平，8-bit 计数器中的中断数将在 0 到 (2Bits+2)/256 个之间变化。 例如，如果分辨率设置为 10 位，则 PWM 比较值将设置为 210+2 (4096)。 这意味着在集成周期内处理器最多可能被中断 4096/256 即 16 次。基于 TriADC 控制中断以及为获取更高分辨率

16、结果的长时间采样，在处理采样的过程中，期望处理器等待 是不切实际的。 ADC 子程序与主程序之间的主要通信是一个可以轮询的标志。 当 TriADC_bfStatus 的最 高有效位为非零值时，则 TriADC_iResultn (n=1,2,3) 中的新数据可用。 可使用 API 检查数据标志和检 索数据。此数据处理程序的设计原理为基于轮询。 如果需要基于中断的数据处理程序，用户可以将自己的数据处理 程序代码插入到中断子程序 TriADC_CNTn_ISR 中，此子程序位于汇编文件 TriADCINT.asm 中。 最佳插入 代码的位置已做明显标记。通道之间的区别通道之间的区别使用 TriADC，测量同一个输入电压时，通道之间会有区别。 出现区别的原因是开关电容模块放大器和列 AGND