《RF+SOC上LDO设计及其组电源管理研究》由会员分享，可在线阅读，更多相关《RF+SOC上LDO设计及其组电源管理研究（71页珍藏版）》请在金锄头文库上搜索。
1、 硕硕 士士 学学 位位 论论 文文 题题 目目: : RF SOC 上上 LDO 设计及设计及 其组电源管理研究其组电源管理研究 研研 究究 生生 杨少丹 专专 业业 微电子学与固体电子学 指导教师指导教师 张 海 鹏 副教授 完成日期完成日期 2014 年 03 月 杭州电子科技大学硕士学位论文杭州电子科技大学硕士学位论文 RF SOC 上上 LDO 设计及设计及 其组电源管理研究其组电源管理研究 研研 究究 生：生： 杨少丹 指导教师：指导教师： 张 海 鹏 副教授 2014 年 03 月Dissertation Submitted to Hangzhou Dianzi Universi
2、ty for the Degree of Master Research and Design of LDO and Power Manager for RF SOC Candidate: Shaodan Yang Supervisor: Associate Prof. Haipeng Zhang March，2014杭州电子科技大学杭州电子科技大学 学位论文原创性声明和使用授权说明学位论文原创性声明和使用授权说明 原创性声明原创性声明 本人郑重声明： 所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过
3、的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 论文作者签名： 日期： 年 月 日 学位论文使用授权说明学位论文使用授权说明 本人完全了解杭州电子科技大学关于保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属杭州电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为杭州电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。 （保密论文在解密后遵守此规定） 论文作者签名：
4、日期： 年 月 日 指导教师签名： 日期： 年 月 日 杭州电子科技大学硕士学位论文 I 摘 要 近年来，射频(Radio Frequency, RF)通信芯片在众多电子产品中得到广泛地应用，并朝着片上系统(System on Chip, SOC)的方向不断发展。同时，RF SOC 通信芯片对电源管理的要求也越来越高。低压差(Low Drop-Out, LDO)线性稳压器作为常用的直流稳压电源的一种，具有输出稳定、低噪声、易集成等特点。本文从这些特点出发，研究和设计了射频收发芯片内集成的低压差线性稳压器组(LDOs)及其电源管理策略。 首先，简单介绍了电源管理技术的发展和分类，并着重介绍了 L
5、DO 的应用、国内外现状和今后的发展趋势。在对 LDO 原理和指标研究和理解的基础上，从具体的射频收发芯片应用出发， 提出了一种低噪声、 低功耗的电源管理策略， 包括区域划分、数字通信控制、 备用电源切换系统等。 而且根据具体负载区域要求， 给出了本次 LDO组设计的具体指标要求。 然后，根据设计指标要求对 LDO 电路设计中的主要模块进行了研究与设计，主要包括调整管、误差放大器、带隙基准源等。在降低噪声方面，专门设计了一种可快速开启的 RC 滤波器电路结构，在保证滤波带宽的基础上大大加快了启动时间。整体电路的前仿真验证无误后，进行了版图设计和后仿真验证。后仿真结果显示：工作温度(-4085)
6、和工作电压(2.0V3.6V)范围内，带隙基准的温度系数小于 4010-6V/；LDO 的输出电压范围为 1.764V1.848V；LDO_PA 的启动时间为 1.98s；LDO1 和 LDO2 输出噪声分别为 49.46Vrms和 99.3Vrms；LDO3 的静态电流 21.5A；模拟供电 LDO 的电源抑制比在低频处也基本大于 60dB， 整个仿真结果满足设计指标要求。 最后，所设计的 LDOs 采用 SMIC 0.18m RF CMOS 工艺进行了生产制造。芯片测试结果显示：工作电压范围内，带隙基准的平均输出电压为 1.266V，LDOs 的输出平均电压为 1.791.882V；LDO
7、_PA 的启动时间为 1.74s；LDO3 和备用电源的切换时间小于 148s；LDO1 的噪声特性较好；LDO13 的静态电流功耗在 0.03mA 左右，LDO_PA 的静态电流功耗为 0.111mA。总之，LDOs 电源管理系统输出电压稳定，静态功耗较小，并且具有一定的噪声抑制功能，可以用于为 RF SOC 收发系统供电。 关键词：低压差线性稳压器，电源管理，低噪声，误差放大器，带隙基准源，RC 滤 波器 杭州电子科技大学硕士学位论文 II ABSTRACT Recently, communication chip of Radio Frequency (RF) is widely use
8、d in many elec-tronic products, which develops in the direction of System on Chip (SOC) continuously. Meanwhile, the high requirements of the power management in the communication chip of RF SOC are increasing. As a common Direct-Current (DC) power supply, the low drop-out (LDO) liner regulator has
9、the characteristics of output stability, low noise, easy integration, and so on. Based on these characteristics, the integrated LDOs and strategy of power man-ager have been researched and designed in this paper, which was in RF transceiver chip. Firstly, a brief introduction about the development a
10、nd classification of power management is given in the first chapter, especially the application, status and development trends of LDO. In the second chapter, the basic theory and performance indexes of LDO are analyzed and discussed in detail. Considering these and the practical application of the R
11、F transceiver chip, the strategy of low power and low noise power manager is presented in the third chapter, which includes division of power supply regions, digital control, and standby power switch systems. And, the specific indexes of LDOs are set in accordance with the different requirements of
12、loads. Then, according to the specific indexes, the main circuits in LDO were researched and designed, including pass transistor, error amplifier, band-gap reference (BGR) etc. In order to reduce the noise of the output voltage of BGR, a special RC filter was designed, which had a low bandwidth and
13、also could start-up quickly. The whole circuits were designed and simulated. The front-end results were good, so the layout of the circuits were designed and simulated too. The post layout simulations show that: under the operating temperature (-4085) and supply voltage (23.6V), the temperature coef
14、ficient of BGR is less than 40 10-6V/ and the output voltage range of LDOs is 1.7641.848V. The start time of LDO_PA is 1.98s, the output noise of LDO2 and LDO3 are 49.46Vrms and 99.3Vrms respectively, and the quiescent current of LDO3 is only 21.5A. Also, the PSRR of analog LDO can reach 60dB. These
15、 results fulfill the requirements of different LDOs entirely. Finally, the proposed LDOs have been fabricated in the SMIC 0.18m RF CMOS technology. Test results show that under the supply voltage，the average output voltage of BGR is 1.266V and the average output voltage of LDO is 1.791.882V. The sta
16、rt time of LDO_PA is 1.74s, the switching time between LDO3 and standby power is less than 148s; the noise characteristic of LDO1 is good, the quiescent current consumption of 杭州电子科技大学硕士学位论文 III LDO1LDO3 is about 0.03mA and the LDO_PA is 0.111mA. In short, the power management system and proposed LDOs can be used to supply the powe
